一种非接触卡芯片WAFER级测试电路

    公开(公告)号:CN101581758A

    公开(公告)日:2009-11-18

    申请号:CN200810106526.2

    申请日:2008-05-14

    Abstract: 本发明提出一种非接触卡芯片WAFER级测试电路,由数字测试机PATTERN向主控MCU发送控制PATTERN,主控MCU解析控制PATTERN,根据PATTERN指示与射频信号处理电路通信,射频信号处理电路根据主控MCU指示产生相应的数据编码,然后将编码信号调制处理,产生两路调试信号(载波相位相差180度),经过射频接口功率放大、阻抗匹配后,通过通道控制电路,被输入到WAFER级芯片的天线端口LA、LB PAD,芯片接受调制信号并返回应答信号,应答信号通过射频接口的阻抗匹配电路后,输入到射频信号处理电路,射频信号处理电路对应答信号解调、解码后输入到主控MCU,主控MCU校验后,将数据返回到数字测试机PATTERN,数字测试机通过PATTERN比较的方式判断芯片的响应信号是否正确,如果响应信号正确,则被测试芯片属于良品,反之为次品。

Patent Agency Ranking