-
公开(公告)号：CN102111127B
公开(公告)日：2013-05-15
申请号：CN200910243494.5
申请日：2009-12-23
Applicant: 北京中电华大电子设计有限责任公司
Abstract: 本发明涉及芯片的可靠性领域，是一种芯片上电过程信号计数延迟的方法。该方法通过改进传统的芯片上电时延迟计数电路，增强了电路计数延迟时间的可靠性。本发明的具体实施是在芯片上电过程中对一些信号利用计数器进行延迟时，在延迟计数器的计数数值中，抽取一些计数的标记，只有当这些抽取的标记数值都被计数器计过之后，计数器才停止计数，计数器停止后产生延迟之后的信号。采用本发明的方法可以增强芯片在非正常上电时延迟计数器的计数数值的保证，能显著提高芯片非正常上电时的可靠性。
-
公开(公告)号：CN105573885A
公开(公告)日：2016-05-11
申请号：CN201510718898.0
申请日：2015-10-30
Applicant: 北京中电华大电子设计有限责任公司
Inventor： 关红波
IPC: G06F11/30
Abstract: 本发明公开了一种监测并统计底层硬件行为的方法和装置，方法包括：在中央处理器CPU总线上挂接监测统计模块；所述监测统计模块统计并监测上层应用的底层硬件行为，并对所述上层应用的底层硬件行为进行分类统计，获得上层应用的底层硬件行为的分类统计数据。
-
公开(公告)号：CN106372706B
公开(公告)日：2019-05-07
申请号：CN201610773363.8
申请日：2016-08-30
Applicant: 北京中电华大电子设计有限责任公司
IPC: G06K19/07 , G06K19/073
Abstract: 本发明公开了一种低开销的数字功耗补偿电路，该电路包括用于控制数字功耗补偿电路开关的门控阵列、产生原始驱动信号的电路、用于增加负载翻转频率的数字倍频电路以及功耗补偿使用的负载单元。当需要进行数字功耗补偿时，首先由软件或者硬件启动特殊功能寄存器，特殊功能寄存器的数字与需要打开的路数相对应，并且该寄存器接口输出作为时钟门控使能信号。门控单元的输出接入到产生原始驱动信号的电路。原始驱动信号的电路输出端作为倍频电路的输入信号。倍频后的信号作为负载阵列单元的输入。通过这种高频率的信号来驱动负载阵列，可在实现功耗补偿的前提下，有效的节省负载阵列面积的开销。
-
公开(公告)号：CN101593221B
公开(公告)日：2010-10-27
申请号：CN200810113119.4
申请日：2008-05-28
Applicant: 北京中电华大电子设计有限责任公司
Inventor： 关红波
IPC: G06F17/50 , H03K5/1252
Abstract: 本发明提出一种防止时钟在两个不同时钟域间动态切换出现毛刺的方法和电路，用于异步信号处理及低功耗管理设计时需要将一个模块的时钟在两个异域时钟间动态切换的电路中。本发明首先对切换使能做了跨时钟域处理，消除异域信号之间相互采样引起的亚稳态问题，并且在切换点将时钟保持住一段时间，待切换使能经同步操作稳定后再进行切换，有效消除时钟切换过程中可能出现的竞争，从而达到防止异步时钟动态切换时出现毛刺的目的，提高电路的稳定性与可靠性。
-
公开(公告)号：CN101170406B
公开(公告)日：2010-10-06
申请号：CN200610114095.5
申请日：2006-10-27
Applicant: 北京中电华大电子设计有限责任公司
IPC: H04L9/30
Abstract: 本发明提供一种双核公钥密码算法协处理器的实现方法，能够很好的解决由于运算中大数宽度过长导致的存储量过大问题。通过本发明描述的方式，只需增加必要的控制部分，并且不增加额外时间开销，就能达到在一定程度上节约面积资源，并提高后端版图布线利用率。同时双核运算模块的使用，大大提高了公钥密码运算效率。一位地址线的设计，不仅可适应在资源有限的情况下使用协处理器，还便于简化整个公钥密码算法流程的运算。在流程中协处理器的结果数据可以不从接口输出，只需根据算法需要直接参与下一个运算。实现该功能的部件是两个完全相同的运算模块和接口控制模块，每个运算模块包括：RAM模块、控制模块和算法模块。
-
Patent Agency Ranking
公开(公告)号：CN101202628A
公开(公告)日：2008-06-18
申请号：CN200610164970.0
申请日：2006-12-11
Applicant: 北京中电华大电子设计有限责任公司
IPC: H04L9/32
Abstract: 本发明提供了分组哈希协处理器的一种实现方法，它属于信息安全密码领域，可实现数据加解密运算及参与签名验证，用该方法实现的分组哈希协处理器支持分组密码体制和HASH运算，支持高低速数据接口和流水线结构，可实现单分组、单哈希、先分组后哈希以及同时分组哈希等功能，具有很强的实用性。实现该功能的硬件部件包括：分组运算单元、哈希运算单元、低速数据接口读写控制单元、高速数据接口处理单元(由输入FIFO1和输出FIFO2组成)、协处理器核心控制单元以及一个双口RAM、内部FIFO3、命令寄存器、块数寄存器、参数寄存器、分组输入缓冲寄存器Inda和分组输出缓冲寄存器Outda等。
-
公开(公告)号：CN101170406A
公开(公告)日：2008-04-30
申请号：CN200610114095.5
申请日：2006-10-27
Applicant: 北京中电华大电子设计有限责任公司
IPC: H04L9/30
Abstract: 本发明提供一种双核公钥密码算法协处理器的实现方法，能够很好的解决由于运算中大数宽度过长导致的存储量过大问题。通过本发明描述的方式，只需增加必要的控制部分，并且不增加额外时间开销，就能达到在一定程度上节约面积资源，并提高后端版图布线利用率。同时双核运算模块的使用，大大提高了公钥密码运算效率。一位地址线的设计，不仅可适应在资源有限的情况下使用协处理器，还便于简化整个公钥密码算法流程的运算。在流程中协处理器的结果数据可以不从接口输出，只需根据算法需要直接参与下一个运算。实现该功能的部件是两个完全相同的运算模块和接口控制模块，每个运算模块包括：RAM模块、控制模块和算法模块。
-
公开(公告)号：CN101593221A
公开(公告)日：2009-12-02
申请号：CN200810113119.4
申请日：2008-05-28
Applicant: 北京中电华大电子设计有限责任公司
Inventor： 关红波
IPC: G06F17/50 , H03K5/1252
Abstract: 本发明提出一种防止时钟在两个不同时钟域间动态切换出现毛刺的方法和电路，用于异步信号处理及低功耗管理设计时需要将一个模块的时钟在两个异域时钟间动态切换的电路中。本发明首先对切换使能做了跨时钟域处理，消除异域信号之间相互采样引起的亚稳态问题，并且在切换点将时钟保持住一段时间，待切换使能经同步操作稳定后再进行切换，有效消除时钟切换过程中可能出现的竞争，从而达到防止异步时钟动态切换时出现毛刺的目的，提高电路的稳定性与可靠性。
-
公开(公告)号：CN119995836A
公开(公告)日：2025-05-13
申请号：CN202510265422.X
申请日：2025-03-06
Applicant: 北京中电华大电子设计有限责任公司
Abstract: 本公开提供抗侧信道攻击和故障攻击的综合防护方法及相关装置，该方法包括在对称密码算法每一轮中：通过对称密码算法的采用线性运算的第一运算模块对初始数据中的输入数据、多个随机数以及输入数据与随机数的异或结果进行处理，得到多个第一分量；对多个第一分量两两异所得结果进行去重处理并剔除输入数据经处理所得第一分量，得到中间数据；通过对称密码算法的第二运算模块对中间数据所包括数据进行处理，得到多个第二分量；将多个第二分量划分为多个数据组，经处理得到同一数据组中第二分量的数据进行异或得到输入数据经处理所得第一分量；判断多个数据组各自所包括数据的异或结果是否相等，若不相等则不输出任一数据组所包括数据的异或结果。
-
公开(公告)号：CN106372706A
公开(公告)日：2017-02-01
申请号：CN201610773363.8
申请日：2016-08-30
Applicant: 北京中电华大电子设计有限责任公司
IPC: G06K19/07 , G06K19/073
CPC classification number: G06K19/0723 , G06K19/073
Abstract: 本发明公开了一种低开销的数字功耗补偿电路，该电路包括用于控制数字功耗补偿电路开关的门控阵列、产生原始驱动信号的电路、用于增加负载翻转频率的数字倍频电路以及功耗补偿使用的负载单元。当需要进行数字功耗补偿时，首先由软件或者硬件启动特殊功能寄存器，特殊功能寄存器的数字与需要打开的路数相对应，并且该寄存器接口输出作为时钟门控使能信号。门控单元的输出接入到产生原始驱动信号的电路。原始驱动信号的电路输出端作为倍频电路的输入信号。倍频后的信号作为负载阵列单元的输入。通过这种高频率的信号来驱动负载阵列，可在实现功耗补偿的前提下，有效的节省负载阵列面积的开销。
-
-
-
-
-
-
-
-
-
Search Results
13
records
(took 0.034 seconds)
