-
公开(公告)号：CN112540943B
公开(公告)日：2023-10-10
申请号：CN202011276591.7
申请日：2020-11-16
Applicant: 北京中电华大电子设计有限责任公司
IPC: G06F13/42
Abstract: 本发明属于SOC系统低功耗设计领域。公开了一种防止I2C接口毛刺错误唤醒SOC系统的电路结构及方法。针对SOC系统在复杂工作环境下，由于I2C总线信号(101)的毛刺会导致I2C接口错误的将SOC系统唤醒的不足，提出了一种能够滤除和检测I2C总线信号(101)毛刺的电路。该电路利用毛刺滤除电路(108)，分别检测I2C_SDA总线的上升沿、下降沿和I2C_SCL总线的下降沿，能够有效滤除I2C_SCL或者I2C_SDA总线上的毛刺。当检测到I2C起始时序时，系统时钟开启电路(106)工作启动系统时钟。在I2C接口检测地址是否匹配(107)过程中，当计数器(105)计数到设置值，地址匹配仍然没有结束时，则表示上述起始时序是由于I2C_SCL和I2C_SDA同时产生毛刺导致，会关闭系统时钟，复位计数器，SOC恢复到低功耗模式。
-
公开(公告)号：CN106372287A
公开(公告)日：2017-02-01
申请号：CN201610741478.9
申请日：2016-08-26
Applicant: 北京中电华大电子设计有限责任公司
IPC: G06F17/50
CPC classification number: G06F17/5068
Abstract: 本发明公开了一种提高ISO/IEC14443缓存利用率的设计方法和电路，本发明是利用小容量(如256byte、512byte、1Kbyte等)的解码数据buffer去实现ISO/IEC 14443-2011中超高波特率的最大数据传输量可以达到4Kbyte的解码，本发明通过复用系统中原有的非易失性存储器(如：EEPROM、FLASH、FRAM、MRAM、OUM等)对ISO/IEC 14443-2011协议中超高波特率解码的大数据量数据进行转存处理，从而大大降低因需传输ISO/IEC 14443-2011中超高波特率解码中的大数据量的数据而需要的解码数据buffer的容量，提高了解码数据buffer的利用率，减小了芯片的面积。
-
公开(公告)号：CN116545456A
公开(公告)日：2023-08-04
申请号：CN202310504601.5
申请日：2023-05-06
Applicant: 北京中电华大电子设计有限责任公司
Abstract: 本发明属于集成电路设计技术领域，也涉及数字信号处理领域，具体为一种调幅基带信号处理及识别方法及其装置，用于解决调幅传输的数字信号识别的问题。处理过程包括：正交信号均衡、正交信号合并、归一化相关检测、信号峰值搜索、信号强度筛选、信号判决。本方法及装置可对无线电设备中经过射频模拟电路解调后，通过模拟‑数字转换后的基带信号进行处理，最终识别出调幅信号的数字编码内容。主要应用于调幅无线电设备以及近场通信领域，负责数字信号的解码。通过此种方法及装置，可以高效、准确地识别出编码内容；具有较强的抗干扰能力、抗信号变形失真能力；对于微小信号具有灵敏的识别能力，对于低速信号具有一定的信噪比增益。
-
公开(公告)号：CN113343438A
公开(公告)日：2021-09-03
申请号：CN202110553718.3
申请日：2021-05-20
Applicant: 北京中电华大电子设计有限责任公司
IPC: G06F30/20 , G06F119/06 , G06F111/20
Abstract: 本发明涉及芯片低功耗设计领域。公开了一种基于Python的自动化功耗仿真方法，其特征在于只需根据功耗需求提供功耗仿真激励场景，该方法便可以完成后续(100)‑(110)的全部工作，同时输出功耗仿真数据，提高了功耗仿真效率和准确性。工程师只需要提供功耗仿真激励场景，该方法能够自动生成功耗仿真配置文件(101)、功耗激励(102)同时自动进行功耗激励文件格式转换；该方法能够自动监测上一环节是否完成，并自动开始下一个步骤；该方法能够自动完成电流激励的提取(109)和功耗数据的提取(110)，其他环节的工程师可以以此作为优化系统功耗的依据，提高芯片开发的效率。
-
公开(公告)号：CN112540943A
公开(公告)日：2021-03-23
申请号：CN202011276591.7
申请日：2020-11-16
Applicant: 北京中电华大电子设计有限责任公司
IPC: G06F13/42
Abstract: 本发明属于SOC系统低功耗设计领域。公开了一种防止I2C接口毛刺错误唤醒SOC系统的电路结构及方法。针对SOC系统在复杂工作环境下，由于I2C总线信号(101)的毛刺会导致I2C接口错误的将SOC系统唤醒的不足，提出了一种能够滤除和检测I2C总线信号(101)毛刺的电路。该电路利用毛刺滤除电路(108)，分别检测I2C_SDA总线的上升沿、下降沿和I2C_SCL总线的下降沿，能够有效滤除I2C_SCL或者I2C_SDA总线上的毛刺。当检测到I2C起始时序时，系统时钟开启电路(106)工作启动系统时钟。在I2C接口检测地址是否匹配(107)过程中，当计数器(105)计数到设置值，地址匹配仍然没有结束时，则表示上述起始时序是由于I2C_SCL和I2C_SDA同时产生毛刺导致，会关闭系统时钟，复位计数器，SOC恢复到低功耗模式。
-
Patent Agency Ranking
公开(公告)号：CN118158046A
公开(公告)日：2024-06-07
申请号：CN202211560297.8
申请日：2022-12-07
Applicant: 北京中电华大电子设计有限责任公司
IPC: H04L27/227
Abstract: 本发明公开一种BPSK信号解调同步方法，适用于采用ISO/IEC14443TypeA协议212K、424K、848K波特率或者ISO/IEC14443TypeB协议106K、212K、424K、848K波特率的读写器接收帧解调同步，该方法针对接收帧START序列以及BPSK副载波信号特点，在帧START序列期间，利用滑动互相关同步方法，找到BPSK信号准确的同步点，实现信号的同步，为后续解码提供副载波基准。本发明还公开了一种BPSK信号解调同步电路，包括BPSK特征检测电路，滑动互相关运算电路。本发明能够为后续解码模块提供准确的BPSK同步信号，实现本地副载波基准的建立。
-
公开(公告)号：CN112148103A
公开(公告)日：2020-12-29
申请号：CN202010940149.3
申请日：2020-09-09
Applicant: 北京中电华大电子设计有限责任公司
IPC: G06F1/30
Abstract: 芯片包含功能PAD和测试PAD。测试PAD在产品中不会封装出来或者放在芯片划片槽内，圆片测试结束后直接减划断。通过破坏产品封装，将测试PAD通过引线连接出来，在引线上施加电源攻击，可使芯片内部电源波动，出现功能紊乱，使攻击者获取有价值信息。本发明是一种保护从PAD实施电源攻击的电路。该电路包含模拟电路和数字电路两部分。模拟电路对外灌电压进行检测，并输出报警信号。数字电路负责检测报警信号并生成芯片全部复位信号。
-
公开(公告)号：CN106372706B
公开(公告)日：2019-05-07
申请号：CN201610773363.8
申请日：2016-08-30
Applicant: 北京中电华大电子设计有限责任公司
IPC: G06K19/07 , G06K19/073
Abstract: 本发明公开了一种低开销的数字功耗补偿电路，该电路包括用于控制数字功耗补偿电路开关的门控阵列、产生原始驱动信号的电路、用于增加负载翻转频率的数字倍频电路以及功耗补偿使用的负载单元。当需要进行数字功耗补偿时，首先由软件或者硬件启动特殊功能寄存器，特殊功能寄存器的数字与需要打开的路数相对应，并且该寄存器接口输出作为时钟门控使能信号。门控单元的输出接入到产生原始驱动信号的电路。原始驱动信号的电路输出端作为倍频电路的输入信号。倍频后的信号作为负载阵列单元的输入。通过这种高频率的信号来驱动负载阵列，可在实现功耗补偿的前提下，有效的节省负载阵列面积的开销。
-
公开(公告)号：CN118690700A
公开(公告)日：2024-09-24
申请号：CN202310286342.3
申请日：2023-03-22
Applicant: 北京中电华大电子设计有限责任公司
IPC: G06F30/337
Abstract: 本发明属于集成电路设计技术领域，具体为一种SWP数字模块主从复用实现装置。SWP主从复用数字模块，实现Master端和Slave端SWP物理层、MAC层、逻辑链路层的协议处理，与实现PHY的模拟电路，共同完成SWP协议规定的主从通信。其内部结构，包含了总线接口、数据缓冲区、协议处理器、收发控制器和PHY接口，其中，Master端使用协议规定的S1信号发送数据和通过S2信号接收数据，而Slave端使用S2信号发送数据和通过S1信号接收数据。SWP数字模块的主从复用实现，从模块角度来说，可以节省其整体开发时间和维护成本，以及提高其总体利用率，而且便于满足系统设计需求，主要应用于NFC/SE产品。
-
公开(公告)号：CN110490015A
公开(公告)日：2019-11-22
申请号：CN201910575251.5
申请日：2019-06-28
Applicant: 北京中电华大电子设计有限责任公司
IPC: G06K7/10
Abstract: 本发明是一种提升能够支持ISO/IEC14443协议中超高波特率(VHBR)的智能卡与机具通信兼容性的方法，因为超高波特率(VHBR)从读卡器向非接触或双界面智能卡发送调制信号采用的是幅度调制方式、且编码方式属于非归零码(NRZ)，非接触或双界面智能卡需要较好的恢复得到信号的幅度、以及脉宽信息，才能够保证正确的解调、解码；而实际上不同的读卡器由于收发芯片、以及外围匹配电路的不同，所发送的调制信号会有较大差异，即读卡器所发射的调制幅度、脉宽信息必然存在一定的波动范围，甚至在个别情况下超出协议，所以非接触或双界面智能卡在超高波特率信号解调解码的兼容性方面成为难点。本发明提出了一种有效兼容各种读卡器所发射的调制信号包络波形的解调、解码方法，从而能够显著提升超高波特率(VHBR)通信的兼容性。
-
-
-
-
-
-
-
-
-
Search Results
11
records
(took 0.043 seconds)
