公开(公告)号：CN104678284A

公开(公告)日：2015-06-03

申请号：CN201310636545.7

申请日：2013-12-03

Applicant: 北京中电华大电子设计有限责任公司

Inventor： 范长永 ,  周永存

IPC: G01R31/28

Abstract: 一种提高芯片健壮性的新型测试控制电路和方法。本发明提出了一种可以防止芯片正常应用时异常进入测试模式，从而导致芯片内数据被异常改写的新型测试控制电路。该电路通过测试使能信号控制测试电路的时钟信号和复位信号，在测试使能信号无效后，测试电路时钟信号被关闭同时测试电路复位信号保持低电平，使得测试电路无法启动，从而大大降低芯片异常进入测试模式的概率，降低了因异常进入测试模式导致芯片内数据被改写的几率，提高了芯片的健壮性。本发明具有很好的创新性、实用性和有效性。

公开(公告)号：CN118690700A

公开(公告)日：2024-09-24

申请号：CN202310286342.3

申请日：2023-03-22

Applicant: 北京中电华大电子设计有限责任公司

Inventor： 吴文政 ,  崔浩林 ,  闫志锋 ,  蒙卡娜 ,  周永存

IPC: G06F30/337

Abstract: 本发明属于集成电路设计技术领域，具体为一种SWP数字模块主从复用实现装置。SWP主从复用数字模块，实现Master端和Slave端SWP物理层、MAC层、逻辑链路层的协议处理，与实现PHY的模拟电路，共同完成SWP协议规定的主从通信。其内部结构，包含了总线接口、数据缓冲区、协议处理器、收发控制器和PHY接口，其中，Master端使用协议规定的S1信号发送数据和通过S2信号接收数据，而Slave端使用S2信号发送数据和通过S1信号接收数据。SWP数字模块的主从复用实现，从模块角度来说，可以节省其整体开发时间和维护成本，以及提高其总体利用率，而且便于满足系统设计需求，主要应用于NFC/SE产品。

公开(公告)号：CN104678284B

公开(公告)日：2017-11-14

申请号：CN201310636545.7

申请日：2013-12-03

Applicant: 北京中电华大电子设计有限责任公司

Inventor： 范长永 ,  周永存

IPC: G01R31/28

Abstract: 一种提高芯片健壮性的新型测试控制电路和方法。本发明提出了一种可以防止芯片正常应用时异常进入测试模式，从而导致芯片内数据被异常改写的新型测试控制电路。该电路通过测试使能信号控制测试电路的时钟信号和复位信号，在测试使能信号无效后，测试电路时钟信号被关闭同时测试电路复位信号保持低电平，使得测试电路无法启动，从而大大降低芯片异常进入测试模式的概率，降低了因异常进入测试模式导致芯片内数据被改写的几率，提高了芯片的健壮性。本发明具有很好的创新性、实用性和有效性。

公开(公告)号：CN102566734A

公开(公告)日：2012-07-11

申请号：CN201010622321.7

申请日：2010-12-27

Applicant: 北京中电华大电子设计有限责任公司

Inventor： 周永存

IPC: G06F1/32

Abstract: 本发明公开了一种通过延时单元减小功耗的方法，主要应用于低功耗设计领域，如射频、手持设备等。通过延时单元处理组合逻辑各输入的延迟路径，用于改变组合路径上组合逻辑的翻转时间点和翻转次数，从而达到减少峰值功耗和平均功耗的目的。