-
-
公开(公告)号：CN104408509A
公开(公告)日：2015-03-11
申请号：CN201410427111.0
申请日：2014-08-27
Applicant: 北京中电华大电子设计有限责任公司
Inventor： 卢锋
IPC: G06K19/073
Abstract: 本发明是一种增强智能卡芯片敏感操作安全启动的装置，芯片硬件上设置一组的安全保护寄存器，软件在启动要保护的敏感硬件操作时，在软件分支上按顺序置位安全保护寄存器，待所有的安全保护寄存器都置位后才能开启要保护的敏感硬件操作，本发明所述方法能够有效的对芯片敏感操作进行保护。
-
Patent Agency Ranking
公开(公告)号：CN102111127B
公开(公告)日：2013-05-15
申请号：CN200910243494.5
申请日：2009-12-23
Applicant: 北京中电华大电子设计有限责任公司
Abstract: 本发明涉及芯片的可靠性领域，是一种芯片上电过程信号计数延迟的方法。该方法通过改进传统的芯片上电时延迟计数电路，增强了电路计数延迟时间的可靠性。本发明的具体实施是在芯片上电过程中对一些信号利用计数器进行延迟时，在延迟计数器的计数数值中，抽取一些计数的标记，只有当这些抽取的标记数值都被计数器计过之后，计数器才停止计数，计数器停止后产生延迟之后的信号。采用本发明的方法可以增强芯片在非正常上电时延迟计数器的计数数值的保证，能显著提高芯片非正常上电时的可靠性。
-
公开(公告)号：CN101751595B
公开(公告)日：2011-12-07
申请号：CN200810227989.4
申请日：2008-12-04
Applicant: 北京中电华大电子设计有限责任公司
IPC: G06K19/07
Abstract: 本发明提出了一种能提高IO速度的电路结构，即开漏结构外加“0—1”电平转换时一个时钟周期的加速转换脉冲，并带上拉电阻与三态传输门的结构，包括三态双向开漏IO PAD、生成三态门使能信号(ENO)的一组逻辑门电路。这种电路结构能够使IO输出数据发生“0-1”电平转换时，输出一个周期的强驱动高电平，也即缩短了电平的上升时间，有效地提高了7816串口的通信速度。
-
公开(公告)号：CN103700598A
公开(公告)日：2014-04-02
申请号：CN201310665509.3
申请日：2013-12-10
Applicant: 北京中电华大电子设计有限责任公司
IPC: H01L21/60
CPC classification number: H01L23/488 , H01L24/10 , H01L2224/1412
Abstract: 本发明是支持多种芯片封装形式的方法，通过在对芯片原始的封装和测试使用的压焊点保留的同时，通过重新再排布新的满足其他封装的压焊点，达到既能保持晶圆测试阶段最大的多颗芯片同测，同时又能支持多种封装形式的目的。
-
公开(公告)号：CN102111127A
公开(公告)日：2011-06-29
申请号：CN200910243494.5
申请日：2009-12-23
Applicant: 北京中电华大电子设计有限责任公司
Abstract: 本发明涉及芯片的可靠性领域，是一种芯片上电过程信号计数延迟的方法。该方法通过改进传统的芯片上电时延迟计数电路，增强了电路计数延迟时间的可靠性。本发明的具体实施是在芯片上电过程中对一些信号利用计数器进行延迟时，在延迟计数器的计数数值中，抽取一些计数的标记，只有当这些抽取的标记数值都被计数器计过之后，计数器才停止计数，计数器停止后产生延迟之后的信号。采用本发明的方法可以增强芯片在非正常上电时延迟计数器的计数数值的保证，能显著提高芯片非正常上电时的可靠性。
-
公开(公告)号：CN101751595A
公开(公告)日：2010-06-23
申请号：CN200810227989.4
申请日：2008-12-04
Applicant: 北京中电华大电子设计有限责任公司
IPC: G06K19/07
Abstract: 本发明提出了一种能提高IO速度的电路结构，即开漏结构外加“0-1”电平转换时一个时钟周期的加速转换脉冲，并带上拉电阻与三态传输门的结构，包括三态双向开漏IO PAD、生成三态门使能信号(ENO)的一组逻辑门电路。这种电路结构能够使IO输出数据发生“0-1”电平转换时，输出一个周期的强驱动高电平，也即缩短了电平的上升时间，有效地提高了7816串口的通信速度。
-
-
-
-
-
-
Search Results
7
records
(took 0.058 seconds)
