针对DES第二轮L寄存器翻转的功耗攻击方法

    公开(公告)号:CN103647640A

    公开(公告)日:2014-03-19

    申请号:CN201310637160.2

    申请日:2013-12-03

    Abstract: 本发明是一种针对数据加密标准(DES,Data Encryption Standard)第二轮运算中L寄存器翻转的功耗攻击方法。用于信息安全领域中,对DES算法的加密芯片进行安全性测评。本发明特征在于利用功耗攻击的方法对DES加密芯片进行攻击,攻击的对象是DES第二轮运算中L寄存器翻转泄露的功耗信息。利用该功耗信息,与第一轮的中间数据进行相关功耗分析(CPA,Correlation Power Analysis),即可获得DES算法的密钥信息。本发明可用于DES加密芯片防御功耗攻击的安全性测评,提高DES加密芯片的安全性。

    自适应多种数据率和实现任意点数的数字脉冲压缩器

    公开(公告)号:CN100592103C

    公开(公告)日:2010-02-24

    申请号:CN200510098450.X

    申请日:2005-09-08

    Inventor: 郑晓光 宋长竹

    Abstract: 可自适应多种数据率和实现任意点数的一种数字脉冲压缩器,用于现代雷达系统数字信号处理领域。它利用一种延时线加多路选择器结构实现了自适应多种数据率的数字脉冲压缩。当匹配滤波器系数对称时,可通过多路选择器输出对加减少一半的复数乘法运算量。滤波系数存于RAM中,通过配置系数可实现任意点数的数字脉冲压缩。对加结果与相应系数做复数乘法再累加得到最终结果。内部各级运算部件采用流水线结构,提高了运算部件的利用效率。

    自适应多种数据率和实现任意点数的数字脉冲压缩器

    公开(公告)号:CN1928590A

    公开(公告)日:2007-03-14

    申请号:CN200510098450.X

    申请日:2005-09-08

    Inventor: 郑晓光 宋长竹

    Abstract: 可自适应多种数据率和实现任意点数的一种数字脉冲压缩器,用于现代雷达系统数字信号处理领域。它利用一种延时线加多路选择器结构实现了自适应多种数据率的数字脉冲压缩。当匹配滤波器系数对称时,可通过多路选择器输出对加减少一半的复数乘法运算量。滤波系数存于RAM中,通过配置系数可实现任意点数的数字脉冲压缩。对加结果与相应系数做复数乘法再累加得到最终结果。内部各级运算部件采用流水线结构,提高了运算部件的利用效率。

    一种少管脚测试电路
    8.
    发明公开

    公开(公告)号:CN107515369A

    公开(公告)日:2017-12-26

    申请号:CN201710708461.8

    申请日:2017-08-17

    Inventor: 郑晓光 鲁小妹

    CPC classification number: G01R31/2886

    Abstract: 本发明提出一种少管脚测试电路。本发明属于集成电路可测性设计领域。本发明的特征是采用2个管脚即可实现芯片测试。因为一块测试探卡上的探针数量有限制,每颗芯片的测试管脚越少,一块测试探卡可支持的芯片同测数就越大,测试成本也就越低。2个测试管脚包括1个时钟信号和1个双向数据信号。测试控制电路中包括一组预定义长度的测试指令寄存器和一组长度可根据测试指令配置的测试数据寄存器,以及对应的测试指令译码电路。通过双向数据信号输入测试指令及待写入芯片内部的数据,并输出芯片内部待读出数据。

    随机插入伪轮运算对的抗功耗攻击方法

    公开(公告)号:CN103916235A

    公开(公告)日:2014-07-09

    申请号:CN201210595913.3

    申请日:2012-12-28

    Abstract: 本发明是一种随机插入伪轮运算对的抗功耗攻击方法,用于信息安全领域的智能卡芯片。本发明利用在轮运算中各模块之间随机插入伪轮运算对的方法,设计了抗功耗攻击的AES硬件电路。此AES硬件电路在智能卡中承担加密运算协处理器的作用。伪轮运算对为两个轮运算操作,一个正向的加密计算,另一个逆向的解密计算,因此伪轮运算对不影响数据逻辑,但是可以扰乱电路功耗开销,起到抗功耗攻击的效果。本发明能够有效地防御针对智能卡芯片的功耗攻击,可应用于对智能卡芯片安全性要求较高的设计中。

Patent Agency Ranking