公开(公告)号：CN107515369A

公开(公告)日：2017-12-26

申请号：CN201710708461.8

申请日：2017-08-17

Applicant: 北京中电华大电子设计有限责任公司

Inventor： 郑晓光 ,  鲁小妹

IPC: G01R31/28

CPC classification number: G01R31/2886

Abstract: 本发明提出一种少管脚测试电路。本发明属于集成电路可测性设计领域。本发明的特征是采用2个管脚即可实现芯片测试。因为一块测试探卡上的探针数量有限制，每颗芯片的测试管脚越少，一块测试探卡可支持的芯片同测数就越大,测试成本也就越低。2个测试管脚包括1个时钟信号和1个双向数据信号。测试控制电路中包括一组预定义长度的测试指令寄存器和一组长度可根据测试指令配置的测试数据寄存器，以及对应的测试指令译码电路。通过双向数据信号输入测试指令及待写入芯片内部的数据，并输出芯片内部待读出数据。

公开(公告)号：CN111220902A

公开(公告)日：2020-06-02

申请号：CN202010137844.6

申请日：2020-03-03

Applicant: 北京中电华大电子设计有限责任公司

Inventor： 鲁小妹 ,  姜京哲

IPC: G01R31/28 ,  G01B21/00 ,  G06F30/398

Abstract: 本发明公开了一种基于集成电路圆片坐标分区的工程分析评估、测试验证的方法。在芯片级进行工程分析的整个流程会包含圆片加工、圆片测试、样片封装、样片验证、样片性能分析等多个环节。本发明所述的方法能够有效提升多因素组合调试项的验证和评估的效率。本方法基于圆片坐标分区方案的设计，在圆片测试阶段将一枚圆片上的芯片分区执行不同的组合调试项,并通过map图后处理,实现各类芯片的差异化标记,最终实现封装后芯片的分类验证和评估。此方法的好处在于可将串行的验证转为并行,同时可以有效避免不同圆片间的工艺差异出现的局部特征失效图形影响最终评估结论的问题。而且还降低了圆片测试程序开发的难度，更容易实现。

公开(公告)号：CN110907803A

公开(公告)日：2020-03-24

申请号：CN201911148824.2

申请日：2019-11-21

Applicant: 北京中电华大电子设计有限责任公司

Inventor： 姜京哲 ,  鲁小妹 ,  盛娜 ,  王慧

IPC: G01R31/28

Abstract: 本发明公开了一种在ATE上可实现7816接口通讯同步测试的方法，通过该方法，可以在ATE上对应答不同步的芯片实现同步测试，从而在量产中实现7816接口通讯的同步测试。