-
公开(公告)号:CN104852805A
公开(公告)日:2015-08-19
申请号:CN201510236365.9
申请日:2015-05-11
Applicant: 中国科学院软件研究所 , 北京中电华大电子设计有限责任公司 , 国家密码管理局商用密码检测中心
Abstract: 本发明公开了一种抵抗基于格的错误攻击的SM2签名算法防护方法。本方法为:1)签名者A对输入的待签名消息M进行哈希运算,并将运算结果ZA与消息M联合得到;2)对进行杂凑压缩,得到一预处理结果e;3)产生两随机数k,w;分别计算随机数k和基点G的标量乘kG,随机数w与公钥PA的标量乘wPA,然后相加得到一椭圆曲线点Q;4)计算e与点Q的坐标x1模n加得到一r值,5)代入私钥dA、k、w、r,得到签名结果s。使用本发明提出的新方法能够更有效、全面抵抗对SM2签名算法的格攻击。
-
公开(公告)号:CN104852805B
公开(公告)日:2019-03-22
申请号:CN201510236365.9
申请日:2015-05-11
Applicant: 中国科学院软件研究所 , 北京中电华大电子设计有限责任公司 , 国家密码管理局商用密码检测中心
Abstract: 本发明公开了一种抵抗基于格的错误攻击的SM2签名算法防护方法。本方法为:1)签名者A对输入的待签名消息M进行哈希运算,并将运算结果ZA与消息M联合得到;2)对进行杂凑压缩,得到一预处理结果e;3)产生两随机数k,w;分别计算随机数k和基点G的标量乘kG,随机数w与公钥PA的标量乘wPA,然后相加得到一椭圆曲线点Q;4)计算e与点Q的坐标x1模n加得到一r值,5)代入私钥dA、k、w、r,得到签名结果s。使用本发明提出的新方法能够更有效、全面抵抗对SM2签名算法的格攻击。
-
公开(公告)号:CN110034919A
公开(公告)日:2019-07-19
申请号:CN201910276451.0
申请日:2019-04-08
Applicant: 中国科学院软件研究所
Abstract: 本发明公开了一种适用于ZUC-256流密码算法的可变长度认证标签生成方法和通信方法及系统。该方法的步骤包括:1)将输入明文消息写为二元序列形式,设置标签长度t=32或64或128比特;2)将输入的ZUC-256算法生成的密钥流序列写为比特串形式,长度为L个32比特的密钥流字;3)设置一个长度为t比特的标签状态Tag,并赋初始值;4)由消息比特决定是否将密钥流片段按比特位异或到Tag上并更新Tag值;6)返回Tag值作为标签。本发明的标签生成方法基于泛杂凑函数构造,可以有效满足5G应用的完整性需求,占用硬件资源少,实现效率高,具备可证明安全性。
-
公开(公告)号:CN103378968A
公开(公告)日:2013-10-30
申请号:CN201210111637.9
申请日:2012-04-16
Applicant: 中国科学院软件研究所
Abstract: 本发明公开了一种G1类S盒构造方法及其电路,属于通信技术领域。本方法为:1)设x0x1x2x3为S盒的输入信息;对x0和x1进行逻辑与运算,再将结果与x3异或后的值更新x3;2)对x1和x2进行逻辑或运算,再将结果与x0异或后得到x′0;3)对x2和更新后的x3进行逻辑与运算,再将结果与x1异或后的值更新x1;4)对x′0和更新后的x1进行逻辑或运算,再将结果与x2异或后的值更新x2;5)对更新后的x1、x3进行逻辑与运算,再将结果与x′0异或后的值更新x0;6)将更新后的x0x1x2x3作为经S盒的输出。本电路包括五个异或运算单元A1、A2、A3、A4、A5,三个逻辑与运算单元B1、B2、B3,两个逻辑或运算单元C1、C2。本发明可快速生成所有密码特性达到最优的G1类4×4S盒,且硬件实现代价非常小。
-
公开(公告)号:CN102185690A
公开(公告)日:2011-09-14
申请号:CN201110029693.3
申请日:2011-01-27
Applicant: 中国科学院软件研究所
IPC: H04L9/06
Abstract: 本发明公开了一种最优S盒构造方法及其电路,属于通信技术领域。本方法为:1)设为S盒输入信息;对和进行逻辑与运算,再将运算结果与异或后的值更新;2)对和更新后的进行逻辑或运算,再将运算结果与异或后的值更新;3)对更新后的和更新后的进行逻辑与运算,再将运算结果与异或后的值更新;4)对更新后的和更新后的进行逻辑或运算,再将运算结果与异或后的值更新;5)将经步骤2)~4)更新后的作为步骤1)中输入信息经S盒的输出。本电路包括四个异或运算单元A1、A2、A3、A4,两个逻辑与运算单元B1、B2,两个逻辑或运算单元C1、C2。本发明可快速生成大量最优4×4S盒,并且硬件实现代价非常小。
-
公开(公告)号:CN103378968B
公开(公告)日:2016-08-03
申请号:CN201210111637.9
申请日:2012-04-16
Applicant: 中国科学院软件研究所
Abstract: 本发明公开了一种G1类S盒构造方法及其电路,属于通信技术领域。本方法为:1)设x0x1x2x3为S盒的输入信息;对x0和x1进行逻辑与运算,再将结果与x3异或后的值更新x3;2)对x1和x2进行逻辑或运算,再将结果与x0异或后得到x′0;3)对x2和更新后的x3进行逻辑与运算,再将结果与x1异或后的值更新x1;4)对x′0和更新后的x1进行逻辑或运算,再将结果与x2异或后的值更新x2;5)对更新后的x1、x3进行逻辑与运算,再将结果与x′0异或后的值更新x0;6)将更新后的x0x1x2x3作为经S盒的输出。本电路包括五个异或运算单元A1、A2、A3、A4、A5,三个逻辑与运算单元B1、B2、B3,两个逻辑或运算单元C1、C2。本发明可快速生成所有密码特性达到最优的G1类4×4S盒,且硬件实现代价非常小。
-
公开(公告)号:CN103051442A
公开(公告)日:2013-04-17
申请号:CN201210501414.3
申请日:2012-11-29
Applicant: 中国科学院软件研究所
IPC: H04L9/06
Abstract: 本发明公开了一种采用Feistel-PG结构的密码装置及加密方法。所述Feistel-PG结构由轮函数F组成:轮函数F将一个t×k×m比特的串映射为一个t×k×m比特的串,将输入X经过线性变换P和非线性变换G映射为U;线性变换P是基于t×k×m比特串的置换,是t×m个k比特字的位置变换;非线性变换G是t个基于k×m比特串的非线性变换的并置;非线性变换T是基于k×m比特串的非线性变换,T将(um-1,…,u1,u0)经过S盒层和线性变换A变为A(S(um-1,…,u1,u0)),其中S盒层是由m个k×k的s盒并置而成,线性变换A是基于k×m比特串的线性变换。采用Feistel-PG加密结构的加密方法包括轮密钥加、线性变换P和非线性变换G,将明文W迭代r轮后的输出作为密文。本发明可使密码算法设计更灵活,且能在相同的安全强度下具有更低的实现代价。
-
公开(公告)号:CN103368725B
公开(公告)日:2016-08-31
申请号:CN201210100183.5
申请日:2012-04-06
Applicant: 中国科学院软件研究所
IPC: H04L9/06
Abstract: 本发明公开了一种G0类S盒构造方法及其电路,属于通信技术领域。本方法为:1)设x0x1x2x3为S盒输入信息;对x0和x1进行逻辑与运算,再将结果与x3异或后的值更新x3;2)对x1和x2进行逻辑或运算,再将结果与x0异或得到x′0;3)对x2和更新后的x3进行逻辑与运算,再将结果与x1异或后的值更新x1;4)将更新后的x1与x′0异或后的值更新x0;5)对更新后的x0和更新后的x1进行逻辑或运算,再将结果与x2异或后的值更新x2;6)将1)、3)、4)、5)更新后的x0x1x2x3作为输入信息x0x1x2x3经S盒的输出。本电路包括五个异或运算单元A1、A2、A3、A4、A5,两个逻辑与运算单元B1、B2,两个逻辑或运算单元C1、C2。本发明可快速生成所有密码特性达到最优的G0类4×4S盒,且硬件实现代价非常小。
-
公开(公告)号:CN103051442B
公开(公告)日:2015-06-10
申请号:CN201210501414.3
申请日:2012-11-29
Applicant: 中国科学院软件研究所
IPC: H04L9/06
Abstract: 本发明公开了一种采用Feistel-PG结构的密码装置及加密方法。所述Feistel-PG结构由轮函数F组成:轮函数F将一个t×k×m比特的串映射为一个t×k×m比特的串,将输入X经过线性变换P和非线性变换G映射为U;线性变换P是基于t×k×m比特串的置换,是t×m个k比特字的位置变换;非线性变换G是t个基于k×m比特串的非线性变换的并置;非线性变换T是基于k×m比特串的非线性变换,T将(um-1,…,u1,u0)经过S盒层和线性变换A变为A(S(um-1,…,u1,u0)),其中S盒层是由m个k×k的s盒并置而成,线性变换A是基于k×m比特串的线性变换。采用Feistel-PG加密结构的加密方法包括轮密钥加、线性变换P和非线性变换G,将明文W迭代r轮后的输出作为密文。本发明可使密码算法设计更灵活,且能在相同的安全强度下具有更低的实现代价。
-
公开(公告)号:CN102185690B
公开(公告)日:2013-11-27
申请号:CN201110029693.3
申请日:2011-01-27
Applicant: 中国科学院软件研究所
IPC: H04L9/06
Abstract: 本发明公开了一种最优S盒构造方法及其电路,属于通信技术领域。本方法为:1)设为S盒输入信息;对和进行逻辑与运算,再将运算结果与异或后的值更新;2)对和更新后的进行逻辑或运算,再将运算结果与异或后的值更新;3)对更新后的和更新后的进行逻辑与运算,再将运算结果与异或后的值更新;4)对更新后的和更新后的进行逻辑或运算,再将运算结果与异或后的值更新;5)将经步骤2)~4)更新后的作为步骤1)中输入信息经S盒的输出。本电路包括四个异或运算单元A1、A2、A3、A4,两个逻辑与运算单元B1、B2,两个逻辑或运算单元C1、C2。本发明可快速生成大量最优4×4S盒,并且硬件实现代价非常小。
-
-
-
-
-
-
-
-
-