-
公开(公告)号：CN108449171A
公开(公告)日：2018-08-24
申请号：CN201810135064.0
申请日：2018-02-09
Applicant: 中国科学院软件研究所
Abstract: 本发明公开了一种轻量级杂凑密码摘要生成方法，其步骤包括：1)将输入消息M划分为多个64比特的消息块；设置一96比特状态参数Sj并将其初始化为全零96比特串；2)依次处理每一消息块；对于其中每一消息块mj，将mj异或到Sj的高位64比特上，异或之后的Sj作为内部置换IP的输入，其中，0≤j≤i，内部置换IP采用18轮Feistel结构；该内部置换IP的输出为更新后的Sj；3)将处理完最后一mi得到的状态Sj的高16比特作为该消息M的摘要。本发明在一个时钟周期实现，提高嵌入式处理器芯片的运行效率。
-
公开(公告)号：CN102136904A
公开(公告)日：2011-07-27
申请号：CN201110078687.7
申请日：2011-03-30
Applicant: 中国科学院软件研究所
Abstract: 本发明提供了一种基于分组密码的消息鉴别方法，步骤包括：1)通信双方约定分组密码E和密钥K；2)发送方将消息M分块，得到M1，M2，…，ML-1，ML；3)发送方选择辅助量I，以n比特的常数为初始向量，以CBC-MAC方式处理I，得到秘密值X；4)发送方以X为初始向量，以CBC-MAC方式处理M1M2…ML-1构成的比特串，得到值Y；5)对Y进行循环移位操作，得到值Z；6)发送方使用分组密码E，以K为密钥，Z为明文进行加密，得密文T，将I，M，T发送给接收方；7)接收方重复操作步骤2)至6)得密文T’；8)验证是否T’＝T，是则接受；否则拒绝。本方法能够在保证安全认证消息的前提下，进一步有效利用通信中的相关参数，保护数据的完整性，提高通信的效率。
-
公开(公告)号：CN110022202B
公开(公告)日：2020-10-27
申请号：CN201910184416.6
申请日：2019-03-12
Applicant: 中国科学院软件研究所
IPC: H04L9/06
Abstract: 本发明公开一种搜索S盒的最少硬件实现门数的方法和S盒电路结构。搜索采用迭代分层的算法，在满足当前层硬件门数的前提下，当前层的布尔函数集是由若干基本操作作用于前若干层布尔函数集的结果；如此重复迭代，保证每层的布尔函数都有相同且最少的硬件门数。该方法包括：GE 0层，n个输入值本身就是布尔函数；GE 0.5层，使用NOT作用于GE0层的布尔函数；GE 1层，使用NAND、NOR作用于GE0层中的两个不同的布尔函数；GE 1.5‑2.5层，采用3种方式产生布尔函数；GE g≥3层，采用4种方式产生布尔函数。本发明可搜索出S盒最优的硬件实现逻辑过程，能够明显降低芯片面积、功耗和延迟，提高实现性能。
-
公开(公告)号：CN110022202A
公开(公告)日：2019-07-16
申请号：CN201910184416.6
申请日：2019-03-12
Applicant: 中国科学院软件研究所
IPC: H04L9/06
Abstract: 本发明公开一种搜索S盒的最少硬件实现门数的方法和S盒电路结构。搜索采用迭代分层的算法，在满足当前层硬件门数的前提下，当前层的布尔函数集是由若干基本操作作用于前若干层布尔函数集的结果；如此重复迭代，保证每层的布尔函数都有相同且最少的硬件门数。该方法包括：GE 0层，n个输入值本身就是布尔函数；GE 0.5层，使用NOT作用于GE0层的布尔函数；GE 1层，使用NAND、NOR作用于GE0层中的两个不同的布尔函数；GE 1.5-2.5层，采用3种方式产生布尔函数；GE g≥3层，采用4种方式产生布尔函数。本发明可搜索出S盒最优的硬件实现逻辑过程，能够明显降低芯片面积、功耗和延迟，提高实现性能。
-
公开(公告)号：CN103378968B
公开(公告)日：2016-08-03
申请号：CN201210111637.9
申请日：2012-04-16
Applicant: 中国科学院软件研究所
Abstract: 本发明公开了一种G1类S盒构造方法及其电路，属于通信技术领域。本方法为：1)设x0x1x2x3为S盒的输入信息；对x0和x1进行逻辑与运算，再将结果与x3异或后的值更新x3；2)对x1和x2进行逻辑或运算，再将结果与x0异或后得到x′0；3)对x2和更新后的x3进行逻辑与运算，再将结果与x1异或后的值更新x1；4)对x′0和更新后的x1进行逻辑或运算，再将结果与x2异或后的值更新x2；5)对更新后的x1、x3进行逻辑与运算，再将结果与x′0异或后的值更新x0；6)将更新后的x0x1x2x3作为经S盒的输出。本电路包括五个异或运算单元A1、A2、A3、A4、A5，三个逻辑与运算单元B1、B2、B3，两个逻辑或运算单元C1、C2。本发明可快速生成所有密码特性达到最优的G1类4×4S盒，且硬件实现代价非常小。
-
Patent Agency Ranking
公开(公告)号：CN103051442A
公开(公告)日：2013-04-17
申请号：CN201210501414.3
申请日：2012-11-29
Applicant: 中国科学院软件研究所
IPC: H04L9/06
Abstract: 本发明公开了一种采用Feistel-PG结构的密码装置及加密方法。所述Feistel-PG结构由轮函数F组成：轮函数F将一个t×k×m比特的串映射为一个t×k×m比特的串，将输入X经过线性变换P和非线性变换G映射为U；线性变换P是基于t×k×m比特串的置换，是t×m个k比特字的位置变换；非线性变换G是t个基于k×m比特串的非线性变换的并置；非线性变换T是基于k×m比特串的非线性变换，T将(um-1,…,u1,u0)经过S盒层和线性变换A变为A(S(um-1,…,u1,u0))，其中S盒层是由m个k×k的s盒并置而成，线性变换A是基于k×m比特串的线性变换。采用Feistel-PG加密结构的加密方法包括轮密钥加、线性变换P和非线性变换G，将明文W迭代r轮后的输出作为密文。本发明可使密码算法设计更灵活，且能在相同的安全强度下具有更低的实现代价。
-
公开(公告)号：CN103368725B
公开(公告)日：2016-08-31
申请号：CN201210100183.5
申请日：2012-04-06
Applicant: 中国科学院软件研究所
IPC: H04L9/06
Abstract: 本发明公开了一种G0类S盒构造方法及其电路，属于通信技术领域。本方法为：1)设x0x1x2x3为S盒输入信息；对x0和x1进行逻辑与运算，再将结果与x3异或后的值更新x3；2)对x1和x2进行逻辑或运算，再将结果与x0异或得到x′0；3)对x2和更新后的x3进行逻辑与运算，再将结果与x1异或后的值更新x1；4)将更新后的x1与x′0异或后的值更新x0；5)对更新后的x0和更新后的x1进行逻辑或运算，再将结果与x2异或后的值更新x2；6)将1)、3)、4)、5)更新后的x0x1x2x3作为输入信息x0x1x2x3经S盒的输出。本电路包括五个异或运算单元A1、A2、A3、A4、A5，两个逻辑与运算单元B1、B2，两个逻辑或运算单元C1、C2。本发明可快速生成所有密码特性达到最优的G0类4×4S盒，且硬件实现代价非常小。
-
公开(公告)号：CN103051442B
公开(公告)日：2015-06-10
申请号：CN201210501414.3
申请日：2012-11-29
Applicant: 中国科学院软件研究所
IPC: H04L9/06
Abstract: 本发明公开了一种采用Feistel-PG结构的密码装置及加密方法。所述Feistel-PG结构由轮函数F组成：轮函数F将一个t×k×m比特的串映射为一个t×k×m比特的串，将输入X经过线性变换P和非线性变换G映射为U；线性变换P是基于t×k×m比特串的置换，是t×m个k比特字的位置变换；非线性变换G是t个基于k×m比特串的非线性变换的并置；非线性变换T是基于k×m比特串的非线性变换，T将(um-1,…,u1,u0)经过S盒层和线性变换A变为A(S(um-1,…,u1,u0))，其中S盒层是由m个k×k的s盒并置而成，线性变换A是基于k×m比特串的线性变换。采用Feistel-PG加密结构的加密方法包括轮密钥加、线性变换P和非线性变换G，将明文W迭代r轮后的输出作为密文。本发明可使密码算法设计更灵活，且能在相同的安全强度下具有更低的实现代价。
-
公开(公告)号：CN102185690B
公开(公告)日：2013-11-27
申请号：CN201110029693.3
申请日：2011-01-27
Applicant: 中国科学院软件研究所
IPC: H04L9/06
Abstract: 本发明公开了一种最优S盒构造方法及其电路，属于通信技术领域。本方法为：1）设为S盒输入信息；对和进行逻辑与运算，再将运算结果与异或后的值更新；2）对和更新后的进行逻辑或运算，再将运算结果与异或后的值更新；3）对更新后的和更新后的进行逻辑与运算，再将运算结果与异或后的值更新；4）对更新后的和更新后的进行逻辑或运算，再将运算结果与异或后的值更新；5）将经步骤2）～4）更新后的作为步骤1）中输入信息经S盒的输出。本电路包括四个异或运算单元A1、A2、A3、A4，两个逻辑与运算单元B1、B2，两个逻辑或运算单元C1、C2。本发明可快速生成大量最优4×4S盒，并且硬件实现代价非常小。
-
公开(公告)号：CN103368725A
公开(公告)日：2013-10-23
申请号：CN201210100183.5
申请日：2012-04-06
Applicant: 中国科学院软件研究所
IPC: H04L9/06
Abstract: 本发明公开了一种G0类S盒构造方法及其电路，属于通信技术领域。本方法为：1)设x0x1x2x3为S盒输入信息；对x0和x1进行逻辑与运算，再将结果与x3异或后的值更新x3；2)对x1和x2进行逻辑或运算，再将结果与x0异或得到x′0；3)对x2和更新后的x3进行逻辑与运算，再将结果与x1异或后的值更新x1；4)将更新后的x1与x′0异或后的值更新x0；5)对更新后的x0和更新后的x1进行逻辑或运算，再将结果与x2异或后的值更新x2；6)将1)、3)、4)、5)更新后的x0x1x2x3作为输入信息x0x1x2x3经S盒的输出。本电路包括五个异或运算单元A1、A2、A3、A4、A5，两个逻辑与运算单元B1、B2，两个逻辑或运算单元C1、C2。本发明可快速生成所有密码特性达到最优的G0类4×4S盒，且硬件实现代价非常小。
-
-
-
-
-
-
-
-
-
Search Results
13
records
(took 0.037 seconds)
