公开(公告)号：CN101751595A

公开(公告)日：2010-06-23

申请号：CN200810227989.4

申请日：2008-12-04

Applicant: 北京中电华大电子设计有限责任公司

Inventor： 周鹏 ,  赵贵勇 ,  卢锋 ,  耿介 ,  郑晓光

IPC: G06K19/07

Abstract: 本发明提出了一种能提高IO速度的电路结构，即开漏结构外加“0-1”电平转换时一个时钟周期的加速转换脉冲，并带上拉电阻与三态传输门的结构，包括三态双向开漏IO PAD、生成三态门使能信号(ENO)的一组逻辑门电路。这种电路结构能够使IO输出数据发生“0-1”电平转换时，输出一个周期的强驱动高电平，也即缩短了电平的上升时间，有效地提高了7816串口的通信速度。

公开(公告)号：CN101751347A

公开(公告)日：2010-06-23

申请号：CN200810227986.0

申请日：2008-12-04

Applicant: 北京中电华大电子设计有限责任公司

Inventor： 周鹏 ,  赵贵勇 ,  卢锋 ,  耿介

IPC: G06F12/16

Abstract: 本发明是一种软件数据保护方法，通过对FLASH/EEPROM进行擦或写操作之前，先写入一串特定的命令字，只有在命令字都正确的情况下，FLASH/EEPROM才会真正的启动擦写命令，这样也就能有效防止FLASH/EEPROM被误擦写的发生，保证了芯片数据的安全。

公开(公告)号：CN101751595B

公开(公告)日：2011-12-07

申请号：CN200810227989.4

申请日：2008-12-04

Applicant: 北京中电华大电子设计有限责任公司

Inventor： 周鹏 ,  赵贵勇 ,  卢锋 ,  耿介 ,  郑晓光

IPC: G06K19/07

Abstract: 本发明提出了一种能提高IO速度的电路结构，即开漏结构外加“0—1”电平转换时一个时钟周期的加速转换脉冲，并带上拉电阻与三态传输门的结构，包括三态双向开漏IO PAD、生成三态门使能信号(ENO)的一组逻辑门电路。这种电路结构能够使IO输出数据发生“0-1”电平转换时，输出一个周期的强驱动高电平，也即缩短了电平的上升时间，有效地提高了7816串口的通信速度。