-
公开(公告)号:CN101751595A
公开(公告)日:2010-06-23
申请号:CN200810227989.4
申请日:2008-12-04
Applicant: 北京中电华大电子设计有限责任公司
IPC: G06K19/07
Abstract: 本发明提出了一种能提高IO速度的电路结构,即开漏结构外加“0-1”电平转换时一个时钟周期的加速转换脉冲,并带上拉电阻与三态传输门的结构,包括三态双向开漏IO PAD、生成三态门使能信号(ENO)的一组逻辑门电路。这种电路结构能够使IO输出数据发生“0-1”电平转换时,输出一个周期的强驱动高电平,也即缩短了电平的上升时间,有效地提高了7816串口的通信速度。
-
-
公开(公告)号:CN101751595B
公开(公告)日:2011-12-07
申请号:CN200810227989.4
申请日:2008-12-04
Applicant: 北京中电华大电子设计有限责任公司
IPC: G06K19/07
Abstract: 本发明提出了一种能提高IO速度的电路结构,即开漏结构外加“0—1”电平转换时一个时钟周期的加速转换脉冲,并带上拉电阻与三态传输门的结构,包括三态双向开漏IO PAD、生成三态门使能信号(ENO)的一组逻辑门电路。这种电路结构能够使IO输出数据发生“0-1”电平转换时,输出一个周期的强驱动高电平,也即缩短了电平的上升时间,有效地提高了7816串口的通信速度。
-
公开(公告)号:CN102110038B
公开(公告)日:2013-08-14
申请号:CN200910243493.0
申请日:2009-12-23
Applicant: 北京中电华大电子设计有限责任公司
IPC: G06F11/267 , G06F21/76
Abstract: 本发明公开了一种应用于安全类芯片的硬件测试电路结构,本硬件测试电路结构包括:下载数据与读出数据两种电路结构。此电路结构支持硬件加密后写入(芯片存储器中)与硬件解密读出,下载数据过程不需要软件加密环节,可提高芯片关键数据的下载与读出校验效率。
-
公开(公告)号:CN102110038A
公开(公告)日:2011-06-29
申请号:CN200910243493.0
申请日:2009-12-23
Applicant: 北京中电华大电子设计有限责任公司
IPC: G06F11/267 , G06F21/00
Abstract: 本发明公开了一种应用于安全类芯片的硬件测试电路结构,本硬件测试电路结构包括:下载数据与读出数据两种电路结构。此电路结构支持硬件加密后写入(芯片存储器中)与硬件解密读出,下载数据过程不需要软件加密环节,可提高芯片关键数据的下载与读出校验效率。
-
-
-
-