-
公开(公告)号：CN100561498C
公开(公告)日：2009-11-18
申请号：CN200710098676.9
申请日：2007-04-25
Applicant: 北京中电华大电子设计有限责任公司
Abstract: 本发明用于射频非接触智能卡中CPU处理接收数据的方法。读卡器与射频卡通讯时，射频卡接收读卡器发送的数据，经过解调和解码后，送出接收的数据给CPU处理。但在遵循ISO14443类型A的非接触智能卡协议中，编码方式是miller码，载波被miller码调制，几乎每个码元或字符中都有载波暂停(pause)。载波暂停时芯片没有载波信号，芯片无外部电源能量，也可能无时钟。所以CPU对解码后输出给CPU的数据(字符)难以处理。本发明使用较为新颖的方法，在解码完每个字节后的下一个接收字节被解调或解码的同时，使CPU工作在适当的频率下来快速处理接收到的前一个字节，如此就能实现数据的边接收边处理。
-
公开(公告)号：CN101202628B
公开(公告)日：2010-10-20
申请号：CN200610164970.0
申请日：2006-12-11
Applicant: 北京中电华大电子设计有限责任公司
IPC: H04L9/32
Abstract: 本发明提供了分组哈希协处理器的一种实现方法，它属于信息安全密码领域，可实现数据加解密运算及参与签名验证，用该方法实现的分组哈希协处理器支持分组密码体制和HASH运算，支持高低速数据接口和流水线结构，可实现单分组、单哈希、先分组后哈希以及同时分组哈希等功能，具有很强的实用性。实现该功能的硬件部件包括：分组运算单元、哈希运算单元、低速数据接口读写控制单元、高速数据接口处理单元(由输入FIFO1和输出FIFO2组成)、协处理器核心控制单元以及一个双口RAM、内部FIFO3、命令寄存器、块数寄存器、参数寄存器、分组输入缓冲寄存器Inda和分组输出缓冲寄存器Outda等。
-
公开(公告)号：CN102467674A
公开(公告)日：2012-05-23
申请号：CN201010546808.1
申请日：2010-11-16
Applicant: 北京中电华大电子设计有限责任公司
Inventor： 余秋芳
IPC: G06K19/067
Abstract: 本发明公开了一种超高频标签FMO编码数字信号电路及其实现方法。超高频标签FMO编码数字信号为数字电路发送给模拟电路的信号，用于传送标签至阅读器的数据。在该方法中，超高频标签中的数字电路在发送状态下按照FMO编码格式将需要返回给阅读器的数据发送给超高频标签中的模拟电路。该方法可以达到以下目的：1、保证编码数字信号不会产生毛刺；2、便于实现超高频标签的低功耗模式。
-
公开(公告)号：CN101170406B
公开(公告)日：2010-10-06
申请号：CN200610114095.5
申请日：2006-10-27
Applicant: 北京中电华大电子设计有限责任公司
IPC: H04L9/30
Abstract: 本发明提供一种双核公钥密码算法协处理器的实现方法，能够很好的解决由于运算中大数宽度过长导致的存储量过大问题。通过本发明描述的方式，只需增加必要的控制部分，并且不增加额外时间开销，就能达到在一定程度上节约面积资源，并提高后端版图布线利用率。同时双核运算模块的使用，大大提高了公钥密码运算效率。一位地址线的设计，不仅可适应在资源有限的情况下使用协处理器，还便于简化整个公钥密码算法流程的运算。在流程中协处理器的结果数据可以不从接口输出，只需根据算法需要直接参与下一个运算。实现该功能的部件是两个完全相同的运算模块和接口控制模块，每个运算模块包括：RAM模块、控制模块和算法模块。
-
公开(公告)号：CN101202628A
公开(公告)日：2008-06-18
申请号：CN200610164970.0
申请日：2006-12-11
Applicant: 北京中电华大电子设计有限责任公司
IPC: H04L9/32
Abstract: 本发明提供了分组哈希协处理器的一种实现方法，它属于信息安全密码领域，可实现数据加解密运算及参与签名验证，用该方法实现的分组哈希协处理器支持分组密码体制和HASH运算，支持高低速数据接口和流水线结构，可实现单分组、单哈希、先分组后哈希以及同时分组哈希等功能，具有很强的实用性。实现该功能的硬件部件包括：分组运算单元、哈希运算单元、低速数据接口读写控制单元、高速数据接口处理单元(由输入FIFO1和输出FIFO2组成)、协处理器核心控制单元以及一个双口RAM、内部FIFO3、命令寄存器、块数寄存器、参数寄存器、分组输入缓冲寄存器Inda和分组输出缓冲寄存器Outda等。
-
Patent Agency Ranking
公开(公告)号：CN101170406A
公开(公告)日：2008-04-30
申请号：CN200610114095.5
申请日：2006-10-27
Applicant: 北京中电华大电子设计有限责任公司
IPC: H04L9/30
Abstract: 本发明提供一种双核公钥密码算法协处理器的实现方法，能够很好的解决由于运算中大数宽度过长导致的存储量过大问题。通过本发明描述的方式，只需增加必要的控制部分，并且不增加额外时间开销，就能达到在一定程度上节约面积资源，并提高后端版图布线利用率。同时双核运算模块的使用，大大提高了公钥密码运算效率。一位地址线的设计，不仅可适应在资源有限的情况下使用协处理器，还便于简化整个公钥密码算法流程的运算。在流程中协处理器的结果数据可以不从接口输出，只需根据算法需要直接参与下一个运算。实现该功能的部件是两个完全相同的运算模块和接口控制模块，每个运算模块包括：RAM模块、控制模块和算法模块。
-
公开(公告)号：CN106656165A
公开(公告)日：2017-05-10
申请号：CN201611078856.6
申请日：2016-11-30
Applicant: 北京中电华大电子设计有限责任公司
Inventor： 余秋芳
IPC: H03K23/42
CPC classification number: H03K23/425
Abstract: 本发明公开了一种基于标准单元的同步计数器电路及其实现方法，其电路全部由标准单元构成，包括触发器级联电路，数值比较电路和时钟门控级联电路。标准单元为数字电路通用构成单元，不受工艺限制。触发器级联电路实现基本计数功能，当计数值到达设计值时，数值比较电路会产生相应的控制信号。这些控制信号为时钟门控级联电路中门控单元的使能信号，此时钟门控级联电路产生触发器级联电路的输入时钟，从而实现设定的计数功能。利用本发明给出的电路，可以简便并有效降低同步计数器电路的功耗。
-
公开(公告)号：CN102467674B
公开(公告)日：2014-08-27
申请号：CN201010546808.1
申请日：2010-11-16
Applicant: 北京中电华大电子设计有限责任公司
Inventor： 余秋芳
IPC: G06K19/067
Abstract: 本发明公开了一种超高频标签FM0编码数字信号电路及其实现方法。超高频标签FM0编码数字信号为数字电路发送给模拟电路的信号，用于传送标签至阅读器的数据。在该方法中，超高频标签中的数字电路在发送状态下按照FM0编码格式将需要返回给阅读器的数据发送给超高频标签中的模拟电路。该方法可以达到以下目的：1、保证编码数字信号不会产生毛刺；2、便于实现超高频标签的低功耗模式。
-
公开(公告)号：CN102739347A
公开(公告)日：2012-10-17
申请号：CN201110093515.7
申请日：2011-04-14
Applicant: 北京中电华大电子设计有限责任公司
IPC: H04L1/00 , G06K7/00 , G06K19/067
Abstract: 本发明是一种MMC码型数据的解码方法。MMC码型为一种超高频通讯过程中阅读器发送给无源电子标签的数据码型。其方法包括，所述电子标签从空中接收阅读器发送过来的MMC码型数据并将之转换成数字信号，然后对数字信号中的每位数据选取两个时间点，并在这两个时间点对数据分别进行采样，再对两次采样的结果进行比较判断，从而解出当前的数据为1或0。本发明提出的方法只需采样两次，非常简单，易于实现，可以有效降低所述电子标签芯片的功耗，而且此采样两次的方法比只对后半周期采样一次的方法，更能保证接收数据的解码正确率。
-
公开(公告)号：CN102567696A
公开(公告)日：2012-07-11
申请号：CN201010622306.2
申请日：2010-12-27
Applicant: 北京中电华大电子设计有限责任公司
IPC: G06K7/00
Abstract: 本发明是一种计算超高频电子标签响应阅读器时间间隔T1的方法。T1指阅读器发送结束到标签响应之间的时间间隔。在该方法中，标签根据接收命令的正确性及标签是否需要返回数据来判断是否产生反向散射时钟，从而计算T1。该方法可以达到以下目的：1、保证将读卡器发送命令结束点到标签返回数据之间的时间间隔T1控制在协议规定的范围内；2、便于实现超高频电子标签的低功耗模式。
-
-
-
-
-
-
-
-
-
Search Results
12
records
(took 0.028 seconds)
