-
公开(公告)号：CN102956484B
公开(公告)日：2016-03-30
申请号：CN201110241146.1
申请日：2011-08-22
申请人： 中芯国际集成电路制造(上海)有限公司
IPC分类号： H01L21/336
摘要： 本发明提供半导体器件的制造方法，包括：提供绝缘体上硅晶片，所述绝缘体上硅晶片包括硅基体、掩埋氧化物层和形成在掩埋氧化物层上的硅层；在所述硅层上形成掩膜；蚀刻所述硅层，且在所述蚀刻工艺后去除所述硅层上的所述掩膜，以形成FinFet器件的鳍；对所述鳍进行减薄处理。根据本发明，在对FinFet器件的鳍（Fin）进行图形化的过程中，可以提高光刻和蚀刻工艺的工艺窗口，可以实现具有更小特征尺寸的鳍。
-
公开(公告)号：CN103367235B
公开(公告)日：2015-04-01
申请号：CN201210088632.9
申请日：2012-03-29
申请人： 中芯国际集成电路制造(上海)有限公司
IPC分类号： H01L21/768 , H01L21/8238
CPC分类号： H01L29/7843 , H01L21/8238 , H01L21/823807 , H01L21/823871 , H01L27/092 , H01L29/78
摘要： 一种形成接触孔的方法，包括：提供基底，基底上具有包括第一应力垫衬层和第二应力垫衬层的双应力垫衬层，且第一应力垫衬层和第二应力垫衬层具有叠置部分；在双应力垫衬层上依次形成第一介质层、第二介质层和第三介质层，第二介质层的顶面与叠置部分的双应力垫衬层的顶面相平；刻蚀第三介质层，在第三介质层中形成多个第一开口；刻蚀多个第一开口下的第二介质层、叠置部分的位于顶层的应力垫衬层和第一介质层，形成多个第二开口，多个第二开口底部暴露出第一应力垫衬层、第二应力垫衬层、叠置部分的位于底层的应力垫衬层；去除位于第二开口下的应力垫衬层，形成接触孔。本技术方案可以避免现有技术中金属硅化物的损失。
-
公开(公告)号：CN102768993B
公开(公告)日：2014-12-10
申请号：CN201110112419.2
申请日：2011-05-03
申请人： 中芯国际集成电路制造(上海)有限公司
IPC分类号： H01L21/8238
摘要： 本发明提供了一种应力记忆技术的NMOS器件制作方法，在晶片的器件面和背面沉积氮化硅层后，经过尖峰退火使氮化硅层对栅极拉应力后，在晶片背面的氮化硅层表面形成二氧化硅保护层，最后湿法刻蚀去除晶片器件面的氮化硅层。本发明提出方法在完全去除氮化硅层的同时减小晶片器件面硅衬底损伤的前提下，保护晶片背面的氮化硅层不被湿法刻蚀去除，具有制作成本低，有利于修复栅极电介质层完整性失效的优点。
-
公开(公告)号：CN102738082B
公开(公告)日：2014-06-04
申请号：CN201110081813.4
申请日：2011-04-01
申请人： 中芯国际集成电路制造(上海)有限公司
IPC分类号： H01L21/8238 , H01L21/311
摘要： 本发明提供了一种半导体器件的制造方法，包括：提供一个经过应力记忆处理的CMOS器件，在器件上形成一层底部抗反射涂层（BARC），蚀刻部分BARC以暴露出NMOS栅顶部的氮化硅应力层；然后蚀刻部分暴露出来的NMOS栅上的氮化硅应力层，再完全蚀刻残余的BARC；最后完全蚀刻NMOS上残余的氮化硅应力层。根据本发明，使得干法蚀刻去除NMOS上的氮化硅应力层的同时，减少对PMOS上介电层的蚀刻，保留器件背部的氮化硅薄膜，进一步地改善器件的特性，尤其是栅氧化层的完整性（击穿特性）。
-
公开(公告)号：CN102386077B
公开(公告)日：2014-05-14
申请号：CN201010274989.7
申请日：2010-09-03
IPC分类号： H01L21/28 , H01L21/66 , H01L21/3213
摘要： 本发明公开了一种半导体器件的制作方法，包括：提供衬底；在所述衬底上沉积形成栅极结构所需的材料层以及具有图案的光刻胶；根据预定的栅极结构关键尺寸偏差来调整刻蚀机台的温度偏差，修剪所述具有图案的光刻胶；刻蚀所述材料层，形成具有实际的栅极结构关键尺寸的栅极结构；以及在所述衬底和所述栅极结构上采用化学气相沉积方法形成衬垫材料层，并刻蚀形成衬垫层。根据本发明的方法，能够有效地改善半导体器件电学性质的均匀性，提高良品率。
-
公开(公告)号：CN103681393A
公开(公告)日：2014-03-26
申请号：CN201210348144.7
申请日：2012-09-18
申请人： 中芯国际集成电路制造(上海)有限公司
IPC分类号： H01L21/66 , H01L21/3213
CPC分类号： H01L21/76816 , H01L21/31116 , H01L21/31138 , H01L22/12 , H01L22/26 , H01L2221/101
摘要： 一种刻蚀方法，包括：提供批次衬底，衬底表面形成有掩膜层和具有光刻图形光刻胶层；对N-1个衬底进行刻蚀，形成刻蚀图形；测量所述N-1个衬底中任意M个衬底中刻蚀图形的线宽，根据M个衬底中刻蚀图形线宽的平均值与目标尺寸的差值确定第一刻蚀参数；测量第N个衬底表面光刻胶层上光刻图形的底部线宽，根据其与目标尺寸的差值确定第二刻蚀参数；根据第一刻蚀参数和第二刻蚀确定刻蚀第N个衬底以形成刻蚀图形所需的刻蚀条件；以第N个衬底表面光刻胶层为掩模、采用刻蚀第N个衬底所需的刻蚀条件对第N个衬底表面的掩膜层以及衬底进行刻蚀，形成刻蚀图形。本发明刻蚀方法能够精确控制刻蚀图形的尺寸和形貌，降低批次衬底上刻蚀图形的差异。
-
公开(公告)号：CN103367235A
公开(公告)日：2013-10-23
申请号：CN201210088632.9
申请日：2012-03-29
申请人： 中芯国际集成电路制造(上海)有限公司
IPC分类号： H01L21/768 , H01L21/8238
CPC分类号： H01L29/7843 , H01L21/8238 , H01L21/823807 , H01L21/823871 , H01L27/092 , H01L29/78
摘要： 一种形成接触孔的方法，包括：提供基底，基底上具有包括第一应力垫衬层和第二应力垫衬层的双应力垫衬层，且第一应力垫衬层和第二应力垫衬层具有叠置部分；在双应力垫衬层上依次形成第一介质层、第二介质层和第三介质层，第二介质层的顶面与叠置部分的双应力垫衬层的顶面相平；刻蚀第三介质层，在第三介质层中形成多个第一开口；刻蚀多个第一开口下的第二介质层、叠置部分的位于顶层的应力垫衬层和第一介质层，形成多个第二开口，多个第二开口底部暴露出第一应力垫衬层、第二应力垫衬层、叠置部分的位于底层的应力垫衬层；去除位于第二开口下的应力垫衬层，形成接触孔。本技术方案可以避免现有技术中金属硅化物的损失。
-
公开(公告)号：CN103066011A
公开(公告)日：2013-04-24
申请号：CN201110320509.0
申请日：2011-10-20
申请人： 中芯国际集成电路制造(上海)有限公司
IPC分类号： H01L21/768 , H01L21/3105
摘要： 本发明提供一种半导体器件的制造方法，包括：提供半导体衬底，在所述半导体衬底上形成有栅极结构，并且在所述栅极结构的顶部以及所述半导体衬底的源/漏区分别形成有自对准硅化物；在所述半导体衬底上形成一接触孔蚀刻停止层，以至少覆盖所述栅极结构；蚀刻所述接触孔蚀刻停止层，以形成接触孔；对所述接触孔进行蚀刻后处理，采用CO/N2进行所述蚀刻后处理；对所述接触孔进行湿法清洗，并填充金属塞于所述接触孔中。根据本发明，可以将接触孔的突出现象减小到最低程度，从而不影响接触孔与多晶硅栅极之间的间距的特征尺寸。
-
公开(公告)号：CN102890421A
公开(公告)日：2013-01-23
申请号：CN201110202734.4
申请日：2011-07-19
申请人： 中芯国际集成电路制造(上海)有限公司
IPC分类号： G03F7/20 , G01N21/956
摘要： 本发明一种光刻散焦的检测方法和检测系统及光刻工艺的优化方法，采用三维OCD检测光刻工艺的散焦问题。通过建立三维图形模拟库，三维图形模拟库包括散焦类型不同的多组参考图形单元的三维图形信息，利用三维OCD扫描的待检测区域，获得待检测图形单元的三维图形信息，将待检测图形单元的三维图形信息与多组参考图形单元的三维图形信息进行比对，找到与待检测图形单元的三维图形信息相似度最高的参考图形单元，从而确定待检测区域的散焦或发生散焦的类型，通过优化光刻工艺的曝光参数并多次重复上述检测方法可以达到逐步优化光刻工艺的目的。
-
-
-
-
-
-
-
-
-
搜索结果
131 条记录 (耗时 0.056 秒)
