-
公开(公告)号：CN109755175B
公开(公告)日：2021-08-06
申请号：CN201711074742.9
申请日：2017-11-03
IPC分类号： H01L21/768
摘要： 一种互连结构及其形成方法，所述形成方法包括：形成基底，所述基底上具有介质层；在所述介质层内形成沟槽，所述沟槽贯穿部分厚度的所述介质层；至少在所述沟槽侧壁和底部的介质层上形成保护层；形成所述保护层之后，在所述沟槽的底部形成接触孔，所述接触孔贯穿剩余厚度的所述介质层。通过所述保护层的形成，在所述接触孔的形成过程中，保护所述沟槽底部和侧壁所露出的介质层，从而有效提高所述接触孔形成之后，所述介质层的质量，有利于提高所述互连结构形成之后所述介质层的性能以及所形成互连结构的性能，有利于改善所形成半导体结构的性能。
-
公开(公告)号：CN106409751B
公开(公告)日：2020-03-10
申请号：CN201510446426.4
申请日：2015-07-27
IPC分类号： H01L21/768
摘要： 一种半导体结构的形成方法，包括：提供基底，基底内形成有底层金属层；形成覆盖基底表面以及底层金属层表面的介质层，介质层的材料具有多孔结构；在介质层表面形成图形化的掩膜层；以图形化的掩膜层为掩膜刻蚀所述介质层，形成贯穿介质层的开口，且开口底部暴露出底层金属层顶部表面；采用含碳气体对所述开口进行第一刻蚀后处理，在开口侧壁表面形成密封层；在形成密封层之后，采用湿法刻蚀工艺刻蚀去除图形化的掩膜层；形成填充满开口的导电层，且导电层顶部与介质层顶部齐平。本发明增加了形成导电层的工艺窗口，改善形成的半导体结构的电学性能。
-
公开(公告)号：CN104425221B
公开(公告)日：2017-12-01
申请号：CN201310382866.9
申请日：2013-08-28
申请人： 中芯国际集成电路制造(上海)有限公司
IPC分类号： H01L21/033 , H01L21/027 , H01L21/311
摘要： 一种图形化方法，包括：提供待刻蚀层；在所述待刻蚀层上由下至上依次形成富碳层和有机介质层；在所述有机介质层上形成图形化的光刻胶；以所述图形化的光刻胶为掩膜，刻蚀所述有机介质层和所述富碳层，形成图形化的有机介质层和图形化的富碳层，所述图形化的有机介质层和图形化的富碳层中形成了窗口，所述窗口侧壁和图形化的有机介质层上表面附着有残渣；去除所述残渣；去除所述残渣后，通过所述窗口刻蚀所述待刻蚀层，形成图形化的待刻蚀层。本发明提供的图形化方法得到的图形化的待刻蚀层形貌良好，且尺寸精确。
-
公开(公告)号：CN103633015B
公开(公告)日：2016-05-11
申请号：CN201210303059.9
申请日：2012-08-23
申请人： 中芯国际集成电路制造(上海)有限公司
IPC分类号： H01L21/768 , H01L21/311
摘要： 本发明涉及一种半导体器件的制造方法，包括：提供半导体衬底；在所述衬底上依次形成蚀刻停止层、第一介电层，第二介电层，硬掩膜层和金属硬掩膜层，其中，所述第二介电层相对于所述第一介电层具有更慢的蚀刻速率；蚀刻所述金属硬掩膜层，形成开口；以所述金属硬掩膜层为掩膜，蚀刻所述硬掩膜层、所述第二介电层和所述第一介电层，形成上面开口大的侧壁倾斜的锥形沟槽。本发明中为了在填充沟槽时获得更好的效果，在所述硬掩膜下方设置两种蚀刻速率不同的超低K材料，蚀刻过程中利用两者蚀刻速率不同从而形成锥形沟槽，利用所述锥形沟槽较大的开口能获得更好的填充效果，克服了现有技术中容易出现空洞和空隙的问题。
-
公开(公告)号：CN103839874B
公开(公告)日：2016-04-20
申请号：CN201210477288.2
申请日：2012-11-21
申请人： 中芯国际集成电路制造(上海)有限公司
IPC分类号： H01L21/768 , H01L23/528
摘要： 一种金属互连结构及其制作方法。制作方法包括：提供具有目标电连接区域的半导体衬底；在该半导体衬底自下而上依次形成刻蚀终止层、介电层、Cu3N硬掩膜层；在Cu3N硬掩膜层上定义出用以形成沟槽的条状区域；定义出用以形成通孔的图形化光刻胶；以该图形化光刻胶为掩膜刻蚀介电层以形成通孔；以条状区域的硬掩膜层为掩膜刻蚀介电层以形成沟槽，此时通孔底部的刻蚀终止层暴露；对Cu3N硬掩膜层进行处理形成Cu硬掩膜层，并湿法去除；进行干法去除通孔底部的刻蚀终止层以使半导体衬底的目标电连接区域暴露，并将沟槽开口处的尺寸进行扩大；在通孔及沟槽内填充导电材质。本发明的技术方案，提供了一种无空洞、电连接性能佳的金属互连结构。
-
公开(公告)号：CN105336663A
公开(公告)日：2016-02-17
申请号：CN201410239105.2
申请日：2014-05-30
申请人： 中芯国际集成电路制造(上海)有限公司
IPC分类号： H01L21/768
摘要： 一种金属互连结构的形成方法，包括：提供半导体衬底；在所述半导体衬底上形成金属层；在所述金属层上形成介质层；在所述介质层中形成接触孔，所述接触孔的底部暴露所述金属层；对所述接触孔的侧壁进行修复处理，所述修复处理采用的温度范围为70℃～400℃；采用金属材料填充所述接触孔。所述形成方法形成的金属互连结构性能更好，降低金属互连结构的RC延迟，并且显著改善金属互连结构的电迁移问题。
-
公开(公告)号：CN102856190B
公开(公告)日：2015-04-01
申请号：CN201110182359.1
申请日：2011-06-30
申请人： 中芯国际集成电路制造(上海)有限公司
IPC分类号： H01L21/311 , H01L21/3213 , H01L21/28
摘要： 一种条形结构的刻蚀方法，包括：提供基板，在所述基板表面形成待刻蚀薄膜；在所述待刻蚀薄膜表面形成掩膜层，在所述掩膜层内形成贯穿所述掩膜层的通孔，所述通孔与待形成的条形结构较短边的位置对应；在所述掩膜层表面形成条形图案，以所述条形图案为掩膜刻蚀所述掩膜层，直至暴露出待刻蚀薄膜，形成掩膜层图案；以所述掩膜层图案为掩膜，刻蚀待刻蚀薄膜直至暴露出所述基板。通过在待刻蚀薄膜表面形成一层较硬的掩膜层，以所述较硬的掩膜层为掩膜对待刻蚀薄膜进行刻蚀，刻蚀出的图形可以与掩模图形高度一致，刻蚀出的条形结构端点的棱角不会过度刻蚀形成圆角。
-
公开(公告)号：CN104425223A
公开(公告)日：2015-03-18
申请号：CN201310383321.X
申请日：2013-08-28
申请人： 中芯国际集成电路制造(上海)有限公司
IPC分类号： H01L21/033 , H01L21/28
CPC分类号： H01L21/0337 , H01L21/0338 , H01L21/28
摘要： 一种图形化方法，包括：提供基底；在所述基底上由下至上依次形成待刻蚀层、柱体材料层和硬掩膜层；图形化所述硬掩膜层和柱体材料层，形成图形化的硬掩膜层和柱体；在所述图形化的硬掩膜层和柱体侧壁形成侧墙；去除所述图形化的硬掩膜层和柱体；去除所述图形化的硬掩膜层和柱体后，以所述侧墙为掩膜，刻蚀所述待刻蚀层，形成图形化的待刻蚀层。本技术方案提供的图形化方法可以得到尺寸精确的图形化的待刻蚀层。
-
公开(公告)号：CN104425221A
公开(公告)日：2015-03-18
申请号：CN201310382866.9
申请日：2013-08-28
申请人： 中芯国际集成电路制造(上海)有限公司
IPC分类号： H01L21/033 , H01L21/027 , H01L21/311
CPC分类号： H01L21/0274 , H01L21/0337 , H01L21/31116 , H01L21/31138
摘要： 一种图形化方法，包括：提供待刻蚀层；在所述待刻蚀层上由下至上依次形成富碳层和有机介质层；在所述有机介质层上形成图形化的光刻胶；以所述图形化的光刻胶为掩膜，刻蚀所述有机介质层和所述富碳层，形成图形化的有机介质层和图形化的富碳层，所述图形化的有机介质层和图形化的富碳层中形成了窗口，所述窗口侧壁和图形化的有机介质层上表面附着有残渣；去除所述残渣；去除所述残渣后，通过所述窗口刻蚀所述待刻蚀层，形成图形化的待刻蚀层。本发明提供的图形化方法得到的图形化的待刻蚀层形貌良好，且尺寸精确。
-
公开(公告)号：CN102543845B
公开(公告)日：2014-10-22
申请号：CN201010620300.1
申请日：2010-12-29
IPC分类号： H01L21/768 , H01L23/522 , H01L23/528
摘要： 本发明公开了一种半导体器件及其制作方法，所述半导体器件制作方法包括：在半导体衬底表面依次形成第一介质层、第一阻挡层和第一硬掩膜层；刻蚀所述第一硬掩膜层、第一阻挡层和第一介质层形成第一沟槽；在所述第一沟槽内以及第一硬掩膜层表面形成第一金属层；执行第一次化学机械研磨工艺，去除所述第一硬掩膜层和部分第一金属层，保留部分或全部的第一阻挡层，以形成第一金属互连线。由于形成了第一阻挡层，可防止第一介质层的介电常数发生变化，提高半导体器件的可靠性。
-
-
-
-
-
-
-
-
-
搜索结果
151 条记录 (耗时 0.044 秒)
