-
公开(公告)号：CN109755175B
公开(公告)日：2021-08-06
申请号：CN201711074742.9
申请日：2017-11-03
IPC分类号： H01L21/768
摘要： 一种互连结构及其形成方法，所述形成方法包括：形成基底，所述基底上具有介质层；在所述介质层内形成沟槽，所述沟槽贯穿部分厚度的所述介质层；至少在所述沟槽侧壁和底部的介质层上形成保护层；形成所述保护层之后，在所述沟槽的底部形成接触孔，所述接触孔贯穿剩余厚度的所述介质层。通过所述保护层的形成，在所述接触孔的形成过程中，保护所述沟槽底部和侧壁所露出的介质层，从而有效提高所述接触孔形成之后，所述介质层的质量，有利于提高所述互连结构形成之后所述介质层的性能以及所形成互连结构的性能，有利于改善所形成半导体结构的性能。
-
公开(公告)号：CN109427649B
公开(公告)日：2020-09-08
申请号：CN201710734652.1
申请日：2017-08-24
IPC分类号： H01L21/768 , H01L23/528 , H01L23/532
摘要： 一种半导体结构及其形成方法，其中方法包括：提供基底，所述基底上具有第一介质层，所述第一介质层内具有第一开口；在所述第一开口内形成第一互连部和位于第一互连部上的第三开口；在所述第三开口内形成第二互连部，所述第二互连部材料的还原性弱于第一互连部材料的还原性；在所述第一介质层和第二互连部上形成第二介质层；去除部分第二介质层，在第二介质层内形成第二开口，所述第二开口底部暴露出第二互连部。所述方法能够提高第二开口形貌的可控性。
-
公开(公告)号：CN109755175A
公开(公告)日：2019-05-14
申请号：CN201711074742.9
申请日：2017-11-03
IPC分类号： H01L21/768
摘要： 一种互连结构及其形成方法，所述形成方法包括：形成基底，所述基底上具有介质层；在所述介质层内形成沟槽，所述沟槽贯穿部分厚度的所述介质层；至少在所述沟槽侧壁和底部的介质层上形成保护层；形成所述保护层之后，在所述沟槽的底部形成接触孔，所述接触孔贯穿剩余厚度的所述介质层。通过所述保护层的形成，在所述接触孔的形成过程中，保护所述沟槽底部和侧壁所露出的介质层，从而有效提高所述接触孔形成之后，所述介质层的质量，有利于提高所述互连结构形成之后所述介质层的性能以及所形成互连结构的性能，有利于改善所形成半导体结构的性能。
-
公开(公告)号：CN109427649A
公开(公告)日：2019-03-05
申请号：CN201710734652.1
申请日：2017-08-24
IPC分类号： H01L21/768 , H01L23/528 , H01L23/532
摘要： 一种半导体结构及其形成方法，其中方法包括：提供基底，所述基底上具有第一介质层，所述第一介质层内具有第一开口；在所述第一开口内形成第一互连部和位于第一互连部上的第三开口；在所述第三开口内形成第二互连部，所述第二互连部材料的还原性弱于第一互连部材料的还原性；在所述第一介质层和第二互连部上形成第二介质层；去除部分第二介质层，在第二介质层内形成第二开口，所述第二开口底部暴露出第二互连部。所述方法能够提高第二开口形貌的可控性。
-
公开(公告)号：CN109411406A
公开(公告)日：2019-03-01
申请号：CN201710711474.0
申请日：2017-08-18
IPC分类号： H01L21/768
摘要： 本发明提供一种半导体结构及其形成方法，其中，形成方法包括：提供基底；在所述基底上形成第一介质结构、以及贯穿所述第一介质结构的第一凹槽；在所述第一凹槽内填充第一互连层；回刻蚀所述第一互连层，在所述第一介质结构内形成第二凹槽，所述第一互连层位于所述第二凹槽的底部；在所述第二凹槽内填充第二互连层。所述形成方法在后续形成第三凹槽的过程中，避免第一互连层氧化，确保第一互连层与第三互连层之间的接触电阻，从而改善半导体结构的电学性能。
-
公开(公告)号：CN108062500B
公开(公告)日：2020-05-08
申请号：CN201610984604.3
申请日：2016-11-09
摘要： 本发明提供一种基于CDSEM的特征识别方法及装置，所述方法包括：通过CDSEM获取训练衬底的CDSEM识别信息，所述训练衬底上设置有已知的特征，所述CDSEM识别信息包括CDSEM图像及其相应的CDSEM特征曲线；根据所述训练衬底的CDSEM识别信息以及所述已知的特征对神经网络进行训练，以使得训练后的神经网络适于对待识别衬底进行特征识别。本发明的方案能够基于CDSEM对半导体衬底的特征进行更为准确的识别。
-
公开(公告)号：CN110931354B
公开(公告)日：2023-05-05
申请号：CN201811094410.1
申请日：2018-09-19
IPC分类号： H01L21/033 , G03F1/66 , G03F7/20
摘要： 本发明提供一种半导体结构以及半导体结构的制造方法，其中，制造方法包括：图形化掩膜叠层后，形成第一掩膜层和位于第一掩膜层上的第二掩膜层；对第二掩膜层进行灰化处理，使第二掩膜层的材料回流覆盖第一掩膜层侧壁，在第一掩膜层侧壁形成覆盖层；然后以覆盖层和第一掩膜层为掩膜，刻蚀待刻蚀层以在待刻蚀层内形成通孔。本发明能够增加形成通孔所需的光刻工艺窗口和掩膜刻蚀工艺窗口，减小形成通孔的工艺难度，改善形成的通孔质量。
-
公开(公告)号：CN111293074B
公开(公告)日：2022-12-02
申请号：CN201811506593.3
申请日：2018-12-10
IPC分类号： H01L21/768 , H01L23/528 , H01L23/532
摘要： 一种半导体结构及其形成方法，形成方法包括：提供基底，基底上形成有前层介质层以及位于前层介质层内的前层互连结构，前层介质层露出前层互连结构的顶部；在前层互连结构上形成保护层；在前层介质层上形成层间介质层，层间介质层覆盖保护层；在层间介质层上形成图形化的硬掩膜层；以硬掩膜层为掩膜图形化层间介质层，形成互连开口，贯穿前层互连结构上方的层间介质层；去除硬掩膜层；去除硬掩膜层后，填充互连开口形成互连结构。本发明提高了在填充互连开口之前去除硬掩膜层的可行性，与在保留硬掩膜层的情况下填充互连开口的方案相比，减小互连结构材料所填充空间的深宽比，从而提高互连结构在互连开口内的填充能力。
-
公开(公告)号：CN111627798A
公开(公告)日：2020-09-04
申请号：CN201910152038.3
申请日：2019-02-28
IPC分类号： H01L21/027 , H01L21/033
摘要： 一种半导体结构及其形成方法，所述形成方法包括：提供基底，所述基底上形成有有机图形层；对所述有机图形层进行表面处理，形成保护层；在所述保护层上形成抗刻蚀层。本发明实施例有利于提高所述有机图形层与保护层、以及抗刻蚀层所构成的掩膜结构层的图形精度如改善线边缘粗糙度和线宽粗糙度，进而提高后续图形化工艺的工艺效果和图形转移的精度。
-
公开(公告)号：CN107978515B
公开(公告)日：2020-05-15
申请号：CN201610919641.6
申请日：2016-10-21
IPC分类号： H01L21/027 , H01L21/8232
摘要： 本发明提供一种半导体器件及其制造方法，包括：提供半导体衬底，所述半导体衬底上形成有低K介电层；在所述低K介电层上形成具有沟槽图案的第一掩膜层；在所述第一掩膜层上形成具有通孔图案的第二掩膜层，所述通孔图案位于所述沟槽图案中；以所述第二掩膜层为掩膜刻蚀所述低K介电层以形成部分通孔；对所述部分通孔进行等离子体处理，以形成覆盖所述通孔底部和侧壁的聚合物层；去除所述第二掩膜层；以所述第一掩膜层为掩膜刻蚀所述低K介电层以形成沟槽和通孔结构。与现有工艺相比，本发明提出半导体器件的制造方法，可减少双大马士革工艺中低K介电层所受到的损伤，从而提高器件的经时击穿性能。
-
-
-
-
-
-
-
-
-
搜索结果
27 条记录 (耗时 0.075 秒)
