-
公开(公告)号：CN104037163B
公开(公告)日：2017-02-15
申请号：CN201410246410.4
申请日：2014-06-05
Applicant: 中国电子科技集团公司第十三研究所
IPC: H01L23/544
Abstract: 本发明公开了一种利用复合介质导电膜实现SiC基片投影光刻标记的方法，涉及SiC电子器件技术领域。包括如下步骤：（a）对SiC基片进行清洗处理；（b）在SiC基片上生长适当厚度用于掩蔽光刻的复合介质导电膜；（c）通过光刻技术在复合介质导电膜上形成对位标记的光刻胶图形；d）采用湿法与干法腐蚀将没有光刻胶保护的复合介质导电膜去除；（e）将图形上的光刻胶去除，形成对位标记。本发明对位标记实现简单，投影光刻中易于识别，能够提高SiC基片光刻的精度，提高SiC器件性能的一致性、成品率和可靠性；还能与SiC器件制作过程中的高温工艺兼容，不会对高温设备的腔体造成污染。
-
公开(公告)号：CN115458405A
公开(公告)日：2022-12-09
申请号：CN202211129731.7
申请日：2022-09-16
Applicant: 中国电子科技集团公司第十三研究所
IPC: H01L21/331 , H01L29/73 , H01L29/06
Abstract: 本发明提供一种双极型晶体管的制备方法及双极型晶体管。该制备方法包括：在获取的衬底的上表面制备第一氧化层和保护层，并通过刻蚀保护层后得到的预设窗口在衬底中的对应位置制备分压环，在对制备分压环后的衬底进行高温退火的同时在预设窗口的位置制备第二氧化层，并去除保护层；确定基区、发射区和浓硼区，并对基区、发射区和浓硼区进行相应的离子注入；之后制备第一层金属引线和第二层金属引线，并在两层金属引线之间制备互连引线层，最后在衬底的下表面制备第一金属层并烧结，得到双极型晶体管。本发明有效避免了在进行基区掺杂时光刻工艺无法准确限制基区按照设计尺寸进行分布的问题，还有效降低了基区电阻，提升了器件性能。
-
公开(公告)号：CN105428235A
公开(公告)日：2016-03-23
申请号：CN201510986520.9
申请日：2015-12-26
Applicant: 中国电子科技集团公司第十三研究所
IPC: H01L21/335 , H01L21/316
CPC classification number: H01L29/66446 , H01L21/02172 , H01L21/0228 , H01L21/02318
Abstract: 本发明公开了一种降低GaN器件漏电流的方法，涉及GaN功率半导体器件领域。制备步骤：（a）对GaN基片的表面进行清洗处理；（b）台面光刻与注入隔离；（c）在GaN基片表面上生长一层高介电常数介质材料层；（d）在淀积的高介电常数介质材料层表面上生长一层复合介质材料层；（e）淀积完后进行退火；（f）光刻形成源漏电极区，刻蚀出源漏电极通孔，淀积金属形成源漏电极；（g）高温退火形成源漏电极欧姆接触；（h）光刻形成栅极区，刻蚀出栅极槽，淀积金属形成栅电极。该方法可提高GaN器件的性能和可靠性，进而使GaN器件可在高压大功率电力电子领域得到更广泛的应用。
-
公开(公告)号：CN117241663A
公开(公告)日：2023-12-15
申请号：CN202311130964.3
申请日：2023-09-04
Applicant: 中国电子科技集团公司第十三研究所
Inventor： 董春晖 , 杨志 , 张力江 , 王敬轩 , 韩孟序 , 王川宝 , 王帅 , 王敏 , 康建波 , 解涛 , 杨双龙 , 王利芹 , 商庆杰 , 李亮 , 胥超 , 徐爱东 , 付越东 , 王敬松 , 赵永林 , 张奇 , 刘浩 , 郝腾 , 彭海涛 , 张铮辉 , 蒋红旺
Abstract: 本发明提供一种硅基多层电容及其制备方法。该制备方法通过在交替生长的牺牲层、导电多晶硅层中制备导电多晶硅柱，作为结构支撑。通过第二通孔，释放牺牲层后，将导电多晶硅层、导电多晶硅柱构成的第一多层横向极板的表面作为原位替换基础热氧化生长介质层。在介质层上填充生长导电材料后，得到横向结构的硅基多层电容。第一多层横向极板通过导电多晶硅柱连接导电硅片作为硅基多层电容的下电极。第二多层横向极板作为上电极。第一多层横向极板与第二多层横向极板之间通过氧化硅介质层电绝缘。横向结构的硅基多层电容的上下电极相对面积与层数呈正比，可通过增加层数增加硅基多层电容的电容容量。
-
公开(公告)号：CN111446527B
公开(公告)日：2021-10-15
申请号：CN202010273934.8
申请日：2020-04-09
Applicant: 中国电子科技集团公司第十三研究所
Abstract: 本发明适用于滤波器制作技术领域，提供了一种基于立体电感的双层硅基滤波器的制作方法，该方法包括：通过在上硅片上制备立体电感对应的电路结构，在下硅片上分别多个电容、在传输线交叉位置制备空气桥结构以及在所述立体电感对应的金属层上制备立体电感对应的电路结构，将上硅片和下硅片中立体电感对应的电路结构进行对位键合，获得双层硅基滤波器，从而可以获得体积较小的基于立体电感的双层硅基滤波器，并且在制备基于立体电感的双层硅基滤波器的过程中不需要人工干预，因此可以实现批量生成，提高生产效率。
-
Patent Agency Ranking
公开(公告)号：CN106409661B
公开(公告)日：2019-03-12
申请号：CN201610958084.9
申请日：2016-11-04
Applicant: 中国电子科技集团公司第十三研究所
Abstract: 本发明公开了一种深能级快速离化导通器件及其制造方法，属于半导体器件工艺制造技术领域。本发明包括N型半导体基片，所述N型半导体基片的正面为P型扩散区，所述P型扩散区上分布阴极P+区、阴极N+区和P+保护环，在所述阴极P+区、阴极N+区和P+保护环上覆盖阴极金属电极；所述N型半导体基片的背面分布阳极P+区、阳极N+区和N+保护环，在阳极P+区、阳极N+区和N+保护环之上覆盖阳极金属电极。本发明中的器件具有很高的工作电压、工作电流，深能级陷阱将快速释放出离化电子，电流上升率高、导通速度快，能够在亚纳秒级的时间内开关上千安培的电流，具有较高的可靠性，可广泛应用于高功率脉冲源系统中。
-
公开(公告)号：CN104037163A
公开(公告)日：2014-09-10
申请号：CN201410246410.4
申请日：2014-06-05
Applicant: 中国电子科技集团公司第十三研究所
IPC: H01L23/544
Abstract: 本发明公开了一种利用复合介质导电膜实现SiC基片投影光刻标记的方法，涉及SiC电子器件技术领域。包括如下步骤：（a）对SiC基片进行清洗处理；（b）在SiC基片上生长适当厚度用于掩蔽光刻的复合介质导电膜；（c）通过光刻技术在复合介质导电膜上形成对位标记的光刻胶图形；（d）采用湿法与干法腐蚀将没有光刻胶保护的复合介质导电膜去除；（e）将图形上的光刻胶去除，形成对位标记。本发明对位标记实现简单，投影光刻中易于识别，能够提高SiC基片光刻的精度，提高SiC器件性能的一致性、成品率和可靠性；还能与SiC器件制作过程中的高温工艺兼容，不会对高温设备的腔体造成污染。
-
公开(公告)号：CN117279490A
公开(公告)日：2023-12-22
申请号：CN202311129459.7
申请日：2023-09-04
Applicant: 中国电子科技集团公司第十三研究所
Inventor： 杨志 , 董春晖 , 崔玉兴 , 王敬轩 , 韩孟序 , 王川宝 , 王帅 , 王敏 , 康建波 , 解涛 , 杨双龙 , 王利芹 , 商庆杰 , 李亮 , 张丹青 , 丁现朋 , 李庆伟 , 张发智 , 刘青林 , 刘冠廷 , 冯立东 , 于峰涛 , 宋红伟 , 任永晓 , 王国清 , 杜少博
IPC: H10N97/00
Abstract: 本发明提供一种硅基三维电容及其制作方法，其中制作方法包括在一硅衬底的表面制备一层介质掩膜层，并在介质掩膜层上刻蚀多个间隔排列的刻蚀微孔直至露出硅衬底；采用深硅刻蚀工艺，对多个间隔排列的刻蚀微孔进行刻蚀，以形成多个间隔排列的第一深孔；去除剩余的介质掩膜层，在形成有多个间隔排列的第一深孔的硅衬底上制备第一多晶硅层；采用深硅刻蚀工艺，对第一深孔内的第一多晶硅层进行刻蚀，以在第一深孔内的第一多晶硅层内形成第二深孔，且第二深孔的底面和侧面均设有第一多晶硅层；在第一硅衬底表面的第一多晶硅层上以及所有间隔排列的第二深孔内依次生长绝缘介质层、第二多晶硅层和电极层。本发明制备的硅基三维电容可以提高电容的密度。
-
公开(公告)号：CN111446527A
公开(公告)日：2020-07-24
申请号：CN202010273934.8
申请日：2020-04-09
Applicant: 中国电子科技集团公司第十三研究所
Abstract: 本发明适用于滤波器制作技术领域，提供了一种基于立体电感的双层硅基滤波器的制作方法，该方法包括：通过在上硅片上制备立体电感对应的电路结构，在下硅片上分别多个电容、在传输线交叉位置制备空气桥结构以及在所述立体电感对应的金属层上制备立体电感对应的电路结构，将上硅片和下硅片中立体电感对应的电路结构进行对位键合，获得双层硅基滤波器，从而可以获得体积较小的基于立体电感的双层硅基滤波器，并且在制备基于立体电感的双层硅基滤波器的过程中不需要人工干预，因此可以实现批量生成，提高生产效率。
-
公开(公告)号：CN106409661A
公开(公告)日：2017-02-15
申请号：CN201610958084.9
申请日：2016-11-04
Applicant: 中国电子科技集团公司第十三研究所
CPC classification number: H01L21/02697 , H01L21/22 , H01L29/06
Abstract: 本发明公开了一种深能级快速离化导通器件及其制造方法，属于半导体器件工艺制造技术领域。本发明包括N型半导体基片，所述N型半导体基片的正面为P型扩散区，所述P型扩散区上分布阴极P+区、阴极N+区和P+保护环，在所述阴极P+区、阴极N+区和P+保护环上覆盖阴极金属电极；所述N型半导体基片的背面分布阳极P+区、阳极N+区和N+保护环，在阳极P+区、阳极N+区和N+保护环之上覆盖阳极金属电极。本发明中的器件具有很高的工作电压、工作电流，深能级陷阱将快速释放出离化电子，电流上升率高、导通速度快，能够在亚纳秒级的时间内开关上千安培的电流，具有较高的可靠性，可广泛应用于高功率脉冲源系统中。
-
-
-
-
-
-
-
-
-
Search Results
11
records
(took 0.033 seconds)
