-
公开(公告)号：CN115714141A
公开(公告)日：2023-02-24
申请号：CN202211434734.1
申请日：2022-11-16
Applicant: 北京国联万众半导体科技有限公司 , 中国电子科技集团公司第十三研究所
IPC: H01L29/78 , H01L29/16 , H01L29/10 , H01L21/336
Abstract: 本发明公开了一种JFET注入型N沟道SiC MOSFET器件及其制备方法，所述方法包括如下步骤：在外延层上淀积第一介质层作为离子注入缓冲层；将JFET区上方的第二介质层刻蚀，刻蚀后进行JFET区离子注入；淀积第三介质层，再大面积刻蚀第三介质层并终止于第二介质层，腐蚀第二介质层，自对准形成P阱注入图形，进行P阱注入；再淀积第四介质层，对第四介质层进行光刻形成N型重掺杂源区图形，自对准形成沟道；腐蚀掉第三介质层与第四介质层，光刻形成P型重掺杂接触区，进行离子注入；热氧化形成栅介质层，通过LPCVD淀积多晶硅作栅极完成正面结构。所述方法避免了光刻精度不足，且光刻步骤少，易于精确控制沟道长度，并能够降低JFET电阻，提升器件性能。
-
公开(公告)号：CN106409661A
公开(公告)日：2017-02-15
申请号：CN201610958084.9
申请日：2016-11-04
Applicant: 中国电子科技集团公司第十三研究所
CPC classification number: H01L21/02697 , H01L21/22 , H01L29/06
Abstract: 本发明公开了一种深能级快速离化导通器件及其制造方法，属于半导体器件工艺制造技术领域。本发明包括N型半导体基片，所述N型半导体基片的正面为P型扩散区，所述P型扩散区上分布阴极P+区、阴极N+区和P+保护环，在所述阴极P+区、阴极N+区和P+保护环上覆盖阴极金属电极；所述N型半导体基片的背面分布阳极P+区、阳极N+区和N+保护环，在阳极P+区、阳极N+区和N+保护环之上覆盖阳极金属电极。本发明中的器件具有很高的工作电压、工作电流，深能级陷阱将快速释放出离化电子，电流上升率高、导通速度快，能够在亚纳秒级的时间内开关上千安培的电流，具有较高的可靠性，可广泛应用于高功率脉冲源系统中。
-
公开(公告)号：CN106409661B
公开(公告)日：2019-03-12
申请号：CN201610958084.9
申请日：2016-11-04
Applicant: 中国电子科技集团公司第十三研究所
Abstract: 本发明公开了一种深能级快速离化导通器件及其制造方法，属于半导体器件工艺制造技术领域。本发明包括N型半导体基片，所述N型半导体基片的正面为P型扩散区，所述P型扩散区上分布阴极P+区、阴极N+区和P+保护环，在所述阴极P+区、阴极N+区和P+保护环上覆盖阴极金属电极；所述N型半导体基片的背面分布阳极P+区、阳极N+区和N+保护环，在阳极P+区、阳极N+区和N+保护环之上覆盖阳极金属电极。本发明中的器件具有很高的工作电压、工作电流，深能级陷阱将快速释放出离化电子，电流上升率高、导通速度快，能够在亚纳秒级的时间内开关上千安培的电流，具有较高的可靠性，可广泛应用于高功率脉冲源系统中。
-
公开(公告)号：CN104037163A
公开(公告)日：2014-09-10
申请号：CN201410246410.4
申请日：2014-06-05
Applicant: 中国电子科技集团公司第十三研究所
IPC: H01L23/544
Abstract: 本发明公开了一种利用复合介质导电膜实现SiC基片投影光刻标记的方法，涉及SiC电子器件技术领域。包括如下步骤：（a）对SiC基片进行清洗处理；（b）在SiC基片上生长适当厚度用于掩蔽光刻的复合介质导电膜；（c）通过光刻技术在复合介质导电膜上形成对位标记的光刻胶图形；（d）采用湿法与干法腐蚀将没有光刻胶保护的复合介质导电膜去除；（e）将图形上的光刻胶去除，形成对位标记。本发明对位标记实现简单，投影光刻中易于识别，能够提高SiC基片光刻的精度，提高SiC器件性能的一致性、成品率和可靠性；还能与SiC器件制作过程中的高温工艺兼容，不会对高温设备的腔体造成污染。
-
Patent Agency Ranking
公开(公告)号：CN105428235A
公开(公告)日：2016-03-23
申请号：CN201510986520.9
申请日：2015-12-26
Applicant: 中国电子科技集团公司第十三研究所
IPC: H01L21/335 , H01L21/316
CPC classification number: H01L29/66446 , H01L21/02172 , H01L21/0228 , H01L21/02318
Abstract: 本发明公开了一种降低GaN器件漏电流的方法，涉及GaN功率半导体器件领域。制备步骤：（a）对GaN基片的表面进行清洗处理；（b）台面光刻与注入隔离；（c）在GaN基片表面上生长一层高介电常数介质材料层；（d）在淀积的高介电常数介质材料层表面上生长一层复合介质材料层；（e）淀积完后进行退火；（f）光刻形成源漏电极区，刻蚀出源漏电极通孔，淀积金属形成源漏电极；（g）高温退火形成源漏电极欧姆接触；（h）光刻形成栅极区，刻蚀出栅极槽，淀积金属形成栅电极。该方法可提高GaN器件的性能和可靠性，进而使GaN器件可在高压大功率电力电子领域得到更广泛的应用。
-
公开(公告)号：CN104037163B
公开(公告)日：2017-02-15
申请号：CN201410246410.4
申请日：2014-06-05
Applicant: 中国电子科技集团公司第十三研究所
IPC: H01L23/544
Abstract: 本发明公开了一种利用复合介质导电膜实现SiC基片投影光刻标记的方法，涉及SiC电子器件技术领域。包括如下步骤：（a）对SiC基片进行清洗处理；（b）在SiC基片上生长适当厚度用于掩蔽光刻的复合介质导电膜；（c）通过光刻技术在复合介质导电膜上形成对位标记的光刻胶图形；d）采用湿法与干法腐蚀将没有光刻胶保护的复合介质导电膜去除；（e）将图形上的光刻胶去除，形成对位标记。本发明对位标记实现简单，投影光刻中易于识别，能够提高SiC基片光刻的精度，提高SiC器件性能的一致性、成品率和可靠性；还能与SiC器件制作过程中的高温工艺兼容，不会对高温设备的腔体造成污染。
-
公开(公告)号：CN109545842A
公开(公告)日：2019-03-29
申请号：CN201811408241.4
申请日：2018-11-23
Applicant: 中国电子科技集团公司第十三研究所
CPC classification number: H01L29/0619 , H01L21/0445
Abstract: 本发明涉及半导体技术领域，公开了一种碳化硅器件终端结构及其制作方法。该碳化硅器件终端结构包括N+型SiC衬底、第一N-型外延层、第二N-型外延层、第一P型主结、P型终端、第二P型主结、第一电极层和第二电极层，通过将P型终端置于第一N-型外延层内部远离表面的位置，使得碳化硅器件反向偏置时峰值电场位于SiC材料内部，从而能够解决现有碳化硅器件终端结构容易发生表面击穿的问题，同时还能够降低对SiC和钝化介质界面质量的要求，提高了器件的可靠性。
-
公开(公告)号：CN109473484A
公开(公告)日：2019-03-15
申请号：CN201811391509.8
申请日：2018-11-21
Applicant: 中国电子科技集团公司第十三研究所
IPC: H01L29/872 , H01L29/16 , H01L29/06
CPC classification number: H01L29/872 , H01L29/0684 , H01L29/1608
Abstract: 本发明公开了一种碳化硅肖特基二极管，包括阴极金属层，设置在阴极金属层上的N+型衬底，设置在N+型衬底上的N-型外延层，设置在N-型外延层内且与N-型外延层上表面平齐的P型区，设置在N-型外延层上的复合金属层，设置在复合金属层上的金属加厚层和设置在N-型外延层上且在N-型外延层两端的钝化层，钝化层覆盖金属加厚层的四周，P型区间隔分布；复合金属层包括设置在P型区上的高势垒金属区和设置在高势垒金属区的间隔内的低势垒金属区。本发明P型区与高势垒金属区接触，N-型外延层与低势垒金属区接触，P型区和N-型外延层采用不同的接触金属，提高了碳化硅肖特基二极管的抗浪涌能力。
-
公开(公告)号：CN205542792U
公开(公告)日：2016-08-31
申请号：CN201521094175.X
申请日：2015-12-26
Applicant: 中国电子科技集团公司第十三研究所
IPC: H01L29/772
Abstract: 本实用新型公开了一种降低漏电流的GaN器件，涉及GaN功率半导体器件领域。该GaN器件自下而上依次包括衬底、AlN缓冲层、非掺杂GaN外延层、高掺杂AlGaN势垒层、高介电常数介质材料层和复合介质材料层；所述非掺杂GaN外延层和高介电常数介质材料层之间设有注入区，所述高介电常数介质材料层和复合介质材料层刻蚀并淀积有源漏电极，所述复合介质材料层刻蚀并淀积有栅电极。该GaN器件具有性能好、可靠性高等特性，进而使GaN器件可在高压大功率电力电子领域得到更广泛的应用。
-
-
-
-
-
-
-
-
Search Results
9
records
(took 0.027 seconds)
