-
公开(公告)号：CN101294276B
公开(公告)日：2011-07-20
申请号：CN200810055243.X
申请日：2008-06-23
Applicant: 中国电子科技集团公司第十三研究所
Abstract: 本发明公开了一种等离子增强化学气相淀积工艺中高选择比混合叠层屏蔽膜的制备方法，其采用下述工艺步骤：(1)采用等离子增强化学气相淀积法淀积Si3N4层或SiO2层；(2)对上步骤中淀积的Si3N4层或SiO2层进行氧化；(3)采用等离子增强化学气相淀积法淀积与前一淀积层不相同的SiO2层或Si3N4层；(4)对上步骤中淀积的SiO2层或Si3N4层氧化致密。本方法分别对淀积的Si3N4层和SiO2层进行氧化，提高二者之间的的选择比，得到高选择比的Si3N4和SiO2混合叠层屏蔽膜。本方法所得到的屏蔽膜在后续的腐蚀工艺中，能更好的控制图形尺寸，加工更加精细。
-
公开(公告)号：CN102064104A
公开(公告)日：2011-05-18
申请号：CN201010579121.8
申请日：2010-12-09
Applicant: 中国电子科技集团公司第十三研究所
IPC: H01L21/28 , H01L21/338 , H01L29/78
Abstract: 本发明公开了一种GaN微波器件的T型栅的制作方法，其包括下述步骤：①在GaN基片上生长高温介质层，所述高温介质层的成分为Si3N4；②在上述高温介质层的上表面生长低温介质层，所述低温介质层的成分为SiOxNy；③在上述低温介质层上光刻出所需尺寸的栅凹槽光刻图形，再采用干法刻蚀在所述低温介质层和高温介质层上刻蚀出栅凹槽，并去除剩余的光刻胶；④在低温介质层上光刻出与所述栅凹槽对准的栅帽光刻图形；⑤在上述栅帽图形内制作GaN基体上的肖特基势垒栅。采用本发明栅长更容易控制，提高了GaN微波器件的可靠性。
-
公开(公告)号：CN102064122A
公开(公告)日：2011-05-18
申请号：CN201010579122.2
申请日：2010-12-09
Applicant: 中国电子科技集团公司第十三研究所
IPC: H01L21/60
Abstract: 本发明公开了一种用于GaN功率器件的对位标记及其制备方法，属于半导体器件的加工领域。所述用于GaN功率器件的对位标记包括位于GaN基片上的一次金属对位标记和二次金属对位标记，所述一次金属对位标记的金属与所述GaN功率器件的漏源金属相同；所述二次金属对位标记的金属层为钛层、铂层和金层，或者为钛层、钼层和金层。其制作步骤为：①利用高温合金工艺前的任一工艺在GaN基片上制作出一次金属对位标记；②利用所述一次对位标记在GaN基片上制作二次金属对位标记；③对GaN基片在800℃-1000℃进行高温合金。采用本发明提高了非接触光刻栅工艺的套刻精度，从而提高GaN功率器件的直流性能、射频性能及可靠性。
-
公开(公告)号：CN102064104B
公开(公告)日：2011-12-28
申请号：CN201010579121.8
申请日：2010-12-09
Applicant: 中国电子科技集团公司第十三研究所
IPC: H01L21/28 , H01L21/338 , H01L29/78
Abstract: 本发明公开了一种GaN微波器件的T型栅的制作方法，其包括下述步骤：①在GaN基片上生长高温介质层，所述高温介质层的成分为Si3N4；②在上述高温介质层的上表面生长低温介质层，所述低温介质层的成分为SiOxNy；③在上述低温介质层上光刻出所需尺寸的栅凹槽光刻图形，再采用干法刻蚀在所述低温介质层和高温介质层上刻蚀出栅凹槽，并去除剩余的光刻胶；④在低温介质层上光刻出与所述栅凹槽对准的栅帽光刻图形；⑤在上述栅帽图形内制作GaN基体上的肖特基势垒栅。采用本发明栅长更容易控制，提高了GaN微波器件的可靠性。
-
公开(公告)号：CN101807527A
公开(公告)日：2010-08-18
申请号：CN201010129557.7
申请日：2010-03-23
Applicant: 中国电子科技集团公司第十三研究所
IPC: H01L21/338 , H01L21/28
Abstract: 本发明公开了一种SiC MESFET栅极制作方法，该方法在传统工艺的基础上通过增加湿法再氧化的工艺，通入HNO3水汽对氮氧化硅层进行进一步氮化处理，解决了SiC MESFET界面态密度大、肖特基势垒高度低、器件性能差的问题，达到降低界面态密度，降低理想因子，提高肖特基势垒的高度和耐击穿电压，提高器件的性能的目的。
-
Patent Agency Ranking
公开(公告)号：CN111669129A
公开(公告)日：2020-09-15
申请号：CN202010504537.7
申请日：2020-06-05
Applicant: 中国电子科技集团公司第十三研究所
Abstract: 本发明提供了一种放大器芯片，该放大器芯片包括：堆叠集成的第一芯片和多层PCB基板；所述第一芯片上印制有放大器电路，所述多层PCB基板的各个偶数层基板上印制有子滤波电路，各个偶数层基板上印制的子滤波电路串联构成滤波电路；所述放大器电路的输入端为所述放大器芯片的输入端，所述放大器电路的输出端连接所述滤波电路的输入端，所述滤波电路的输出端为所述放大器芯片的输出端。本发明提供的放大器芯片拥有更好的集成度，能够在集成层数较多时保持原有的集成效果。
-
公开(公告)号：CN101807527B
公开(公告)日：2011-12-14
申请号：CN201010129557.7
申请日：2010-03-23
Applicant: 中国电子科技集团公司第十三研究所
IPC: H01L21/338 , H01L21/28
Abstract: 本发明公开了一种SiC MESFET栅极制作方法，该方法在传统工艺的基础上通过增加湿法再氧化的工艺，通入HNO3水汽对氮氧化硅层进行进一步氮化处理，解决了SiC MESFET界面态密度大、肖特基势垒高度低、器件性能差的问题，达到降低界面态密度，降低理想因子，提高肖特基势垒的高度和耐击穿电压，提高器件的性能的目的。
-
公开(公告)号：CN111669129B
公开(公告)日：2023-06-20
申请号：CN202010504537.7
申请日：2020-06-05
Applicant: 中国电子科技集团公司第十三研究所
Abstract: 本发明提供了一种放大器芯片，该放大器芯片包括：堆叠集成的第一芯片和多层PCB基板；所述第一芯片上印制有放大器电路，所述多层PCB基板的各个偶数层基板上印制有子滤波电路，各个偶数层基板上印制的子滤波电路串联构成滤波电路；所述放大器电路的输入端为所述放大器芯片的输入端，所述放大器电路的输出端连接所述滤波电路的输入端，所述滤波电路的输出端为所述放大器芯片的输出端。本发明提供的放大器芯片拥有更好的集成度，能够在集成层数较多时保持原有的集成效果。
-
公开(公告)号：CN102064122B
公开(公告)日：2012-10-17
申请号：CN201010579122.2
申请日：2010-12-09
Applicant: 中国电子科技集团公司第十三研究所
IPC: H01L21/60
Abstract: 本发明公开了一种用于GaN功率器件的对位标记及其制备方法，属于半导体器件的加工领域。所述用于GaN功率器件的对位标记包括位于GaN基片上的一次金属对位标记和二次金属对位标记，所述一次金属对位标记的金属与所述GaN功率器件的漏源金属相同；所述二次金属对位标记的金属层为钛层、铂层和金层，或者为钛层、钼层和金层。其制作步骤为：①利用高温合金工艺前的任一工艺在GaN基片上制作出一次金属对位标记；②利用所述一次对位标记在GaN基片上制作二次金属对位标记；③对GaN基片在800℃-1000℃进行高温合金。采用本发明提高了非接触光刻栅工艺的套刻精度，从而提高GaN功率器件的直流性能、射频性能及可靠性。
-
公开(公告)号：CN101294276A
公开(公告)日：2008-10-29
申请号：CN200810055243.X
申请日：2008-06-23
Applicant: 中国电子科技集团公司第十三研究所
Abstract: 本发明公开了一种等离子增强化学气相淀积工艺中高选择比混合叠层屏蔽膜的制备方法，其采用下述工艺步骤：(1)采用等离子增强化学气相淀积法淀积Si3N4层或SiO2层；(2)对上步骤中淀积的Si3N4层或SiO2层进行氧化；(3)采用等离子增强化学气相淀积法淀积与前一淀积层不相同的SiO2层或Si3N4层；(4)对上步骤中淀积的SiO2层或Si3N4层氧化致密。本方法分别对淀积的Si3N4层和SiO2层进行氧化，提高二者之间的的选择比，得到高选择比的Si3N4和SiO2混合叠层屏蔽膜。本方法所得到的屏蔽膜在后续的腐蚀工艺中，能更好的控制图形尺寸，加工更加精细。
-
-
-
-
-
-
-
-
-
Search Results
10
records
(took 0.034 seconds)
