一种用于存放薄晶圆片的周转存储盒

    公开(公告)号:CN103280419B

    公开(公告)日:2016-02-03

    申请号:CN201310212033.8

    申请日:2013-05-31

    Abstract: 本发明公开了一种用于存放薄晶圆片的周转存储盒,涉及专门适用于特殊物件或物料的容器、包装元件或包装件技术领域。包括盒体和盒盖,所述盒体上设有舱室平台,舱室平台为一个平滑的圆形平台,平台的直径大于薄晶圆片的直径,沿舱室平台外周的部分弧将盒体分为高低两部分,在盒体低的部分设有取放口,取放口为一条设置在舱室平台外侧的弧形凹槽,所述凹槽紧挨着舱室平台,取放口的高度大于舱室平台的高度,所述盒盖也分为高低两部分,盒盖低的部分与盒体高的部分相适配,盒盖高的部分与盒体低的部分相适配。使用所述存储盒转运薄晶圆片,能够有效保证薄晶圆片的安全且取放薄晶圆片方便。

    MOS电容的制造方法
    4.
    发明公开

    公开(公告)号:CN104037062A

    公开(公告)日:2014-09-10

    申请号:CN201410256975.0

    申请日:2014-06-11

    CPC classification number: H01L29/66181 H01L21/28079 H01L29/401

    Abstract: 本发明公开了一种MOS电容的制造方法,涉及半导体器件的制作方法技术领域。所述方法包括以下步骤:在硅晶圆片的上表面形成氧化层;在氧化层的上表形成金属引出电极的窗口;在金属引出电极的窗口处形成倒梯形的光刻胶形貌;蒸发一层金属铂;去除光刻胶的同时也将光刻胶上的金属铂一起去除;进行合金处理,使金属铂与硅形成良好的欧姆接触;在金属电极以外的区域形成光刻胶;上表面蒸发多层金属;剥离去除金属上电极和金属引出电极以外的步骤中蒸发的金属,形成MOS电容。所述方法简化了工艺流程,使用安全、环保。

    MOS电容及其制作方法
    5.
    发明公开

    公开(公告)号:CN103904137A

    公开(公告)日:2014-07-02

    申请号:CN201410107155.5

    申请日:2014-03-21

    Inventor: 潘宏菽 马杰

    CPC classification number: H01L29/94 H01L29/401 H01L29/47 H01L29/66181

    Abstract: 本发明公开了一种MOS电容及其制作方法,涉及金属-绝缘体-半导体的电子器件技术领域。所述MOS电容包括硅衬底,还包括位于硅衬底上表面的金属与硅的合金层,所述金属与硅的合金层的上表面设有面积小于合金层的绝缘介质层,在绝缘介质层和绝缘介质层以外的部分合金层的上表面设有多层金属化种子层,绝缘介质层上表面的多层金属化种子层的上表面设有上金属电极,绝缘介质层以外的多层金属化种子层的上表面设有下电极金属引出电极。所述MOS电容提高了MOS电容电极的导电能力,降低了MOS电容的损耗,进一步扩大了MOS电容的应用范围。

    一种MOM电容及其制作方法

    公开(公告)号:CN102593107B

    公开(公告)日:2014-03-26

    申请号:CN201210059683.9

    申请日:2012-03-08

    Abstract: 本发明公开了一种MOM电容及其制作方法,属于电容的结构及其制作方法技术领域。主要包括以下几个步骤:一、氧化硅片;二、形成正面金属电极;三、在正面金属电极上粘贴蓝宝石基片;四、对硅片的背面进行光刻处理;五、腐蚀光刻掩膜以外的硅,然后去除掩膜;六、在硅片内形成MOM电容的背面金属电极;七、去除蓝宝石基片。通过使用上述方法,镀金层面积大幅度减少,整个MOM电容的用金量大为降低,大大减少了电容的制造成本,对金的使用量大大减少的同时造成对电镀液的维护频繁程度也相应降低,电镀工艺的耗时也大幅度缩短。

    控制SiC基体刻蚀的台阶形貌的方法

    公开(公告)号:CN101556919B

    公开(公告)日:2014-03-05

    申请号:CN200910074413.3

    申请日:2009-05-21

    Inventor: 潘宏菽 霍玉柱

    Abstract: 本发明公开了一种控制SiC基体刻蚀的台阶形貌的方法,应用在半导体的加工工艺中,该方法包括清洗SiC基体、淀积掩蔽层、光刻、刻蚀掩蔽层、干法刻蚀SiC基体,关键的改进是所述掩蔽层的化学成分为SiO2;坡度陡直的台阶形貌,采用干法刻蚀所述掩蔽层;坡度平缓的台阶形貌,采用湿法腐蚀所述掩蔽层;在所述湿法腐蚀过程中,首先用等离子体技术刻蚀光刻胶,然后通过控制掩蔽层和光刻胶界面间的钻蚀程度得到坡度平缓的台阶形貌。本发明改变了以往通过单一控制SiC基体与掩蔽层的刻蚀比控制台阶形貌的方法,该方法可有效、灵活地控制SiC基体刻蚀的台阶形貌,其坡度在5°~90°之间进行调整。

    一种MOM电容及其制作方法

    公开(公告)号:CN102593107A

    公开(公告)日:2012-07-18

    申请号:CN201210059683.9

    申请日:2012-03-08

    Abstract: 本发明公开了一种MOM电容及其制作方法,属于电容的结构及其制作方法技术领域。主要包括以下几个步骤:一、氧化硅片;二、形成正面金属电极;三、在正面金属电极上粘贴蓝宝石基片;四、对硅片的背面进行光刻处理;五、腐蚀光刻掩膜以外的硅,然后去除掩膜;六、在硅片内形成MOM电容的背面金属电极;七、去除蓝宝石基片。通过使用上述方法,镀金层面积大幅度减少,整个MOM电容的用金量大为降低,大大减少了电容的制造成本,对金的使用量大大减少的同时造成对电镀液的维护频繁程度也相应降低,电镀工艺的耗时也大幅度缩短。

    一种GaN HEMT加速寿命试验方法

    公开(公告)号:CN108333209A

    公开(公告)日:2018-07-27

    申请号:CN201810168871.2

    申请日:2018-02-28

    Abstract: 本发明适用于半导体技术领域,提供了一种GaN HEMT加速寿命试验方法,该方法包括:选取多个相同工艺制备的GaN HEMT器件,并将多个所述GaNHEMT器件进行随机分组,形成至少四个寿命试验组;其中,所述寿命试验组包括一个变化温度试验组和至少三个固定温度试验组;对每个所述固定温度试验组中的所述GaN HEMT器件施加相同的试验直流功率,并进行电参数测试,得到第一失效数据;对所述变化温度试验组中的所述GaN HEMT器件施加与所述固定温度试验组相同的所述试验直流功率,并进行电参数测试,得到第二失效数据;根据所述试验温度、第一失效数据和第二失效数据,获得温度-寿命曲线。本发明能够验证GaN HEMT加速寿命试验的一致性,提高试验的可信性。

Patent Agency Ranking