一种衬底电荷耦合的1200V体硅LDMOS及其制备方法

    公开(公告)号:CN113782609B

    公开(公告)日:2022-12-09

    申请号:CN202111055507.3

    申请日:2021-09-09

    Abstract: 本发明是一种衬底电荷耦合的1200V体硅LDMOS及其制备方法,在P型衬底上设有N型SN埋层,在N型SN埋层上方且靠近漏极侧设有N型DN埋层,在N型SN埋层上方且靠近源极侧设有5个P型BP埋层。P型BP埋层和N型DN埋层上方设有P型P‑well体区、N型漂移区和N型N‑well缓冲层。漂移区上方设有场氧化层、多晶硅栅、二氧化硅氧化层和金属场板,其中金属场板横跨于场氧化层上方,多晶硅栅自源极N型重掺杂区上方经过P型P‑well体区,延伸至场氧化层上方。源极N型重掺杂区和源极P型重掺杂区通过源极金属和源极相连,漏极N型重掺杂区通过漏极金属和漏极相连。本发明结构在低衬底电阻率的衬底材料下即可实现1200V的耐压需求。

    一种衬底电荷耦合的1200V体硅LDMOS及其制备方法

    公开(公告)号:CN113782609A

    公开(公告)日:2021-12-10

    申请号:CN202111055507.3

    申请日:2021-09-09

    Abstract: 本发明是一种衬底电荷耦合的1200V体硅LDMOS及其制备方法,在P型衬底上设有N型SN埋层,在N型SN埋层上方且靠近漏极侧设有N型DN埋层,在N型SN埋层上方且靠近源极侧设有5个P型BP埋层。P型BP埋层和N型DN埋层上方设有P型P‑well体区、N型漂移区和N型N‑well缓冲层。漂移区上方设有场氧化层、多晶硅栅、二氧化硅氧化层和金属场板,其中金属场板横跨于场氧化层上方,多晶硅栅自源极N型重掺杂区上方经过P型P‑well体区,延伸至场氧化层上方。源极N型重掺杂区和源极P型重掺杂区通过源极金属和源极相连,漏极N型重掺杂区通过漏极金属和漏极相连。本发明结构在低衬底电阻率的衬底材料下即可实现1200V的耐压需求。

    一种具有低饱和电流特性的氮化镓功率器件

    公开(公告)号:CN113782601A

    公开(公告)日:2021-12-10

    申请号:CN202111011687.5

    申请日:2021-08-31

    Abstract: 本发明是一种具有低饱和电流特性的氮化镓功率器件,包括:P型硅衬底上方设有氮化镓缓冲层、铝镓氮势垒层、源极和漏极,作为连接铝镓氮势垒层两端至外围的输入\输出,源极与铝镓氮势垒层左端形成欧姆接触,漏极金属和铝镓氮势垒层右端形成欧姆接触,铝镓氮势垒层上方设有P型氮化镓层,P型氮化镓层上方设有栅极金属连接铝镓氮势垒层至结构外围的输入\输出,栅极金属和P型氮化镓层形成肖特基接触,P型氮化镓层和栅极在源漏极之间相对距离源极较近,相对距离漏极较远,铝镓氮势垒层上方漏极和P型氮化镓之间设有氮化物钝化层,本发明结构可以有效降低氮化镓功率器件的饱和电流,提高整个器件结构的安全性和可靠性。

    一种具有栅极高耐压低漏电的氮化镓功率器件

    公开(公告)号:CN113782588A

    公开(公告)日:2021-12-10

    申请号:CN202111010568.8

    申请日:2021-08-31

    Abstract: 一种栅极高耐压低漏电的氮化镓功率器件,包括:P型硅衬底,在P型硅衬底上方设有氮化铝缓冲层,氮化铝缓冲层上方设有铝镓氮缓冲层,铝镓氮缓冲层上方设有氮化镓缓冲层,氮化镓缓冲层上方设有铝镓氮势垒层和两端的源极及漏极,源极及漏极上方设有金属分别作为源极和漏极连接铝镓氮势垒层两端至外围的输入\输出,源极金属与铝镓氮势垒层左端形成欧姆接触,漏极和铝镓氮势垒层右端形成欧姆接触,铝镓氮势垒层上方叠加有三层不同掺杂浓度的P型氮化镓层,P型氮化镓层上方设有栅极金属连接P型氮化镓层至结构外围的输入\输出,栅极金属和P型氮化镓层形成肖特基接触,P型氮化镓层和栅极在源漏极之间相对距离源极较近,相对距离漏极较远,铝镓氮势垒层上方漏极和P型氮化镓之间设有氮化物钝化层,源极和P型氮化镓之间设有氮化物钝化层。

    一种消除负阻效应的逆导型横向绝缘栅双极型晶体管

    公开(公告)号:CN112420824B

    公开(公告)日:2022-08-19

    申请号:CN202011448442.4

    申请日:2020-12-09

    Applicant: 东南大学

    Abstract: 本发明涉及一种消除负阻效应的逆导型横向绝缘栅双极型晶体管,在N型漂移区上设有氧化层沟槽、第二氧化层埋层及第三氧化层埋层,所述氧化层沟槽位于N型缓冲层与阳极N型重掺杂区间,所述第二氧化层埋层及第三氧化层埋层沿所述晶体管横向设置于阳极N型重掺杂区的下方,在氧化层沟槽与第二氧化层埋层之间设有第一P型埋层。并且,所述第一P型埋层始自所述氧化层沟槽的边界且向所述晶体管边界延伸并至少到达与所述氧化层沟槽相邻的第二氧化层埋层的一端,第二氧化层埋层的另一端与晶体管边界之间留有N型漂移区的一部分,在氧化层沟槽内设有与阳极(A)相连接的阳极多晶硅栅且阳极多晶硅栅位于第一P型埋层的侧方位上。

    P型横向扩散金属氧化物半导体器件及其制造方法

    公开(公告)号:CN116705609B

    公开(公告)日:2025-01-21

    申请号:CN202210181654.3

    申请日:2022-02-25

    Abstract: 本发明涉及一种P型横向扩散金属氧化物半导体器件及其制造方法,所述方法包括:获取基底;图案化掩膜层,形成至少两个注入窗口;通过各注入窗口进行N型离子注入,在P型区内形成高压N阱掺杂区和低压N阱掺杂区;在各注入窗口表面形成氧化层;去除掩膜层;向P型区进行P型离子普注,在氧化层处P型离子的注入被阻挡;通过热退火使注入的P型离子扩散形成漂移区和P型阱区。本发明图案化的掩膜层形成分段的注入窗口,注入N型离子后通过在注入窗口表面覆盖氧化层,后续注入P型离子时该氧化层作为注入的阻挡层,因此P型离子注入无需单独准备一块光刻版,有效地简化了PLDMOS器件的制造工艺,使其能与NLDMOS的制造工艺兼容。

    P型横向扩散金属氧化物半导体器件及其制造方法

    公开(公告)号:CN116705609A

    公开(公告)日:2023-09-05

    申请号:CN202210181654.3

    申请日:2022-02-25

    Abstract: 本发明涉及一种P型横向扩散金属氧化物半导体器件及其制造方法,所述方法包括:获取基底;图案化掩膜层,形成至少两个注入窗口;通过各注入窗口进行N型离子注入,在P型区内形成高压N阱掺杂区和低压N阱掺杂区;在各注入窗口表面形成氧化层;去除掩膜层;向P型区进行P型离子普注,在氧化层处P型离子的注入被阻挡;通过热退火使注入的P型离子扩散形成漂移区和P型阱区。本发明图案化的掩膜层形成分段的注入窗口,注入N型离子后通过在注入窗口表面覆盖氧化层,后续注入P型离子时该氧化层作为注入的阻挡层,因此P型离子注入无需单独准备一块光刻版,有效地简化了PLDMOS器件的制造工艺,使其能与NLDMOS的制造工艺兼容。

    具有高雪崩能力的氮化镓功率器件及其制备工艺

    公开(公告)号:CN113594244A

    公开(公告)日:2021-11-02

    申请号:CN202110829213.5

    申请日:2021-07-21

    Applicant: 东南大学

    Abstract: 一种具有高雪崩能力的氮化镓功率器件及其制备工艺,器件包括:P型硅衬底上设有氮化镓缓冲层,氮化镓缓冲层上设有铝镓氮势垒层,再上设有金属源极、金属漏极和P型氮化镓层及金属栅极;在P型硅衬底内设有N型区域,所述金属漏极延伸穿过铝镓氮势垒层和氮化镓缓冲层并连接于N型区域,在金属漏极与氮化镓缓冲层之间设有氮化物钝化层并用于隔离金属漏极与氮化镓缓冲层。制备工艺包括:一,在P型硅衬底中形成N型区域;二,在P型硅衬底上生长氮化镓缓冲层;三,在氮化镓缓冲层上生长铝镓氮势垒层;四,在铝镓氮势垒层上形成P型氮化镓层;五,形成氮化物钝化层;六,分别淀积金属以形成金属源极、金属漏极和金属栅极。

    一种消除负阻效应的逆导型横向绝缘栅双极型晶体管

    公开(公告)号:CN112420824A

    公开(公告)日:2021-02-26

    申请号:CN202011448442.4

    申请日:2020-12-09

    Applicant: 东南大学

    Abstract: 本发明涉及一种消除负阻效应的逆导型横向绝缘栅双极型晶体管,在N型漂移区上设有氧化层沟槽、第二氧化层埋层及第三氧化层埋层,所述氧化层沟槽位于N型缓冲层与阳极N型重掺杂区间,所述第二氧化层埋层及第三氧化层埋层沿所述晶体管横向设置于阳极N型重掺杂区的下方,在氧化层沟槽与第二氧化层埋层之间设有第一P型埋层。并且,所述第一P型埋层始自所述氧化层沟槽的边界且向所述晶体管边界延伸并至少到达与所述氧化层沟槽相邻的第二氧化层埋层的一端,第二氧化层埋层的另一端与晶体管边界之间留有N型漂移区的一部分,在氧化层沟槽内设有与阳极(A)相连接的阳极多晶硅栅且阳极多晶硅栅位于第一P型埋层的侧方位上。

Patent Agency Ranking