公开(公告)号：CN104078386A

公开(公告)日：2014-10-01

申请号：CN201410120634.0

申请日：2014-03-27

Applicant: 东京毅力科创株式会社

Inventor： 池内俊之 ,  木村法史 ,  大部智行

IPC: H01L21/67 ,  H01L21/02 ,  H01L21/316

CPC classification number: H01L21/02164 ,  C23C16/402 ,  C23C16/4404 ,  C23C16/45527 ,  H01L21/02219 ,  H01L21/0228 ,  H01L21/02312 ,  H01L21/02337 ,  H01L21/67109 ,  H01L21/67757

Abstract: 本发明提供一种硅氧化膜的形成方法以及硅氧化膜的形成装置。一种硅氧化膜的形成方法，在该形成方法中进行一次以上组合工序，该组合工序包括如下工序：待机工序，将被处理体收纳／回收到舟皿内；装载工序，将收纳在上述舟皿内的被处理体收纳到反应室内；硅氧化膜形成工序，在收纳于上述反应室内的被处理体形成硅氧化膜；卸载工序，将形成有上述硅氧化膜的被处理体输送到上述反应室外，其中，在上述卸载工序、上述待机工序以及上述装载工序的至少1个工序中，在对上述反应室内进行加热的同时，向该反应室内供给含有水蒸气的气体。

公开(公告)号：CN1958878B

公开(公告)日：2012-04-25

申请号：CN200610135715.3

申请日：2006-10-17

Applicant: 东京毅力科创株式会社

Inventor： 野吕尚孝 ,  户根川大和 ,  藤田武彦 ,  木村法史

IPC: C30B25/00 ,  C23C16/00 ,  H01L21/205

CPC classification number: C23C16/52 ,  C23C16/4405 ,  Y10S438/905

Abstract: 在本发明提供一种半导体处理用成膜装置的使用方法，其决定成膜处理的处理条件。处理条件包括在被处理基板上形成的薄膜的设定膜厚。另外，根据处理条件，决定进行清除处理的定时。定时由成膜处理的反复次数和设定膜厚的乘积而得到的薄膜累积膜厚的阈值所规定。即使反复进行(N)(N是正整数)次成膜处理，累积膜厚也不大于阈值；如果反复进行(N+1)次，则大于阈值。并且，该方法包括：其间不加入清除处理，进行由成膜处理组成的从第一次处理到第(N)次处理的工序；和在第(N)次处理后、并且在由成膜处理组成的(N+1)次处理前，进行清除处理的工序。

公开(公告)号：CN102254807A

公开(公告)日：2011-11-23

申请号：CN201110132231.4

申请日：2011-05-20

Applicant: 东京毅力科创株式会社

Inventor： 柿本明修 ,  高木聪 ,  有贺纯史 ,  木村法史 ,  长谷部一秀

IPC: H01L21/285

CPC classification number: H01L21/76876 ,  C23C16/045 ,  C23C16/24 ,  H01L21/28556 ,  H01L21/76877

Abstract: 本发明提供一种硅膜的形成方法及其形成装置。硅膜的形成方法具有第1成膜工序、蚀刻工序、第2成膜工序。在第1成膜工序中，以填埋被处理体的槽的方式形成硅膜。在蚀刻工序中，对在第1成膜工序中形成的硅膜进行蚀刻而扩大上述槽的开口部。在第2成膜工序中，以向在蚀刻工序中扩大了开口部的槽内填埋硅膜的方式进行成膜。由此，在表面形成有槽的被处理体的槽内形成硅膜。

公开(公告)号：CN1734734A

公开(公告)日：2006-02-15

申请号：CN200510089134.6

申请日：2005-08-02

Applicant: 东京毅力科创株式会社

Inventor： 长谷部一秀 ,  木村法史 ,  藤田武彦 ,  古泽纯和

IPC: H01L21/3205

Abstract: 本发明提供一种通过组合蚀刻处理，能够将结晶质的半球状粒子控制在小尺寸的成膜方法。在被处理体W的表面形成薄膜的成膜方法中，具有由成膜气体在所述被处理体的表面形成结晶核，使该结晶核成长，从而形成结晶质的半球状粒子形成在表面的HSG薄膜的HSG薄膜形成工序；通过氧化所述HSG薄膜的表面形成氧化膜的氧化膜形成工序；通过蚀刻除去氧化膜的蚀刻工序。这样，通过组合蚀刻处理，可以将HSG硅结晶质粒子中的结晶质半球状粒子控制在小尺寸。

公开(公告)号：CN102254807B

公开(公告)日：2015-09-23

申请号：CN201110132231.4

申请日：2011-05-20

Applicant: 东京毅力科创株式会社

Inventor： 柿本明修 ,  高木聪 ,  有贺纯史 ,  木村法史 ,  长谷部一秀

IPC: H01L21/285

CPC classification number: H01L21/76876 ,  C23C16/045 ,  C23C16/24 ,  H01L21/28556 ,  H01L21/76877

Abstract: 本发明提供一种硅膜的形成方法及其形成装置。硅膜的形成方法具有第1成膜工序、蚀刻工序、第2成膜工序。在第1成膜工序中，以填埋被处理体的槽的方式形成硅膜。在蚀刻工序中，对在第1成膜工序中形成的硅膜进行蚀刻而扩大上述槽的开口部。在第2成膜工序中，以向在蚀刻工序中扩大了开口部的槽内填埋硅膜的方式进行成膜。由此，在表面形成有槽的被处理体的槽内形成硅膜。

公开(公告)号：CN1958878A

公开(公告)日：2007-05-09

申请号：CN200610135715.3

申请日：2006-10-17

Applicant: 东京毅力科创株式会社

Inventor： 野吕尚孝 ,  户根川大和 ,  藤田武彦 ,  木村法史

IPC: C30B25/00 ,  C23C16/00 ,  H01L21/205

CPC classification number: C23C16/52 ,  C23C16/4405 ,  Y10S438/905

Abstract: 本发明提供一种半导体处理用成膜装置的使用方法，其决定成膜处理的处理条件。处理条件包括在被处理基板上形成的薄膜的设定膜厚。另外，根据处理条件，决定进行清除处理的定时。定时由成膜处理的反复次数和设定膜厚的乘积而得到的薄膜累积膜厚的阈值所规定。即使反复进行(N)(N是正整数)次成膜处理，累积膜厚也不大于阈值；如果反复进行(N+1)次，则大于阈值。并且，该方法包括：其间不加入清除处理，进行由成膜处理组成的从第一次处理到第(N)次处理的工序；和在第(N)次处理后、并且在由成膜处理组成的(N+1)次处理前，进行清除处理的工序。