-
公开(公告)号：CN113394163B
公开(公告)日：2024-08-13
申请号：CN202010174821.2
申请日：2020-03-13
Applicant: 上海格易电子有限公司 , 兆易创新科技集团股份有限公司
IPC: H01L21/768 , H01L21/28
Abstract: 本申请公开了一种半导体器件的制造方法，该制造方法包括：在衬底上形成栅极结构；在衬底中形成掺杂区，掺杂区至少位于栅极结构的一侧；形成覆盖衬底与栅极结构的绝缘结构；去除绝缘结构的第一部分，以便于形成第一凹部，第一凹部自绝缘结构的表面向衬底延伸至第一预设深度且与掺杂区的位置对应；以及经第一凹部去除绝缘结构的第二部分，以便于形成贯穿绝缘结构的第一接触孔，至少部分掺杂区被第一接触孔暴露。通过分步去除绝缘结构的第一部分与第二部分形成了穿过绝缘结构的第一接触孔，降低了形成第一接触孔的工艺难度，使得第一接触孔不仅可以到达衬底，并且保证了第一接触孔的形貌正常，从而提高了器件的可靠性。
-
公开(公告)号：CN119277789A
公开(公告)日：2025-01-07
申请号：CN202310826763.0
申请日：2023-07-06
Applicant: 兆易创新科技集团股份有限公司
Abstract: 本公开涉及NOR型存储器件及其制造方法。该NOR型存储器件包括：沿竖直方向交替堆叠的至少两个源/漏接触层和至少一个隔离层；竖直延伸穿过所述源/漏接触层和所述隔离层的栅极结构；以及位于所述栅极结构外周的半导体层；其中，分别紧邻所述隔离层上方和下方的两个源/漏接触层被分别连接到两个位线/源极线，并且与所述栅极结构和所述半导体层形成一个存储晶体管。本公开如上所述地提出了一种新型的竖直堆叠的NOR型存储器件结构，其提高了存储阵列的集成密度且结构简单、制造工艺简单易行。
-
公开(公告)号：CN118368896A
公开(公告)日：2024-07-19
申请号：CN202310096960.1
申请日：2023-01-18
Applicant: 兆易创新科技集团股份有限公司
IPC: H10B41/00
Abstract: 本申请公开了一种半导体存储结构及其制作方法、存储装置，该半导体存储结构包括：衬底，衬底的上表面上形成有沟槽；第一氧化层，形成于沟槽内，第一氧化层覆盖沟槽的侧壁和底壁；浮栅，形成于沟槽内，浮栅的上表面低于衬底的上表面；控制栅，形成于沟槽内，控制栅的上表面低于衬底的上表面；漏源区，形成于沟槽的两侧。通过上述方式，能够在保证沟道长度的同时，使得整体的半导体存储结构占用更小的衬底面积。
-
公开(公告)号：CN118829200A
公开(公告)日：2024-10-22
申请号：CN202310431053.8
申请日：2023-04-20
Applicant: 兆易创新科技集团股份有限公司
IPC: H10B12/00
Abstract: 本发明提供一种电容结构、存储器及其制造方法，能够将电容孔处的内外电容分开做，先在电容孔中做好内电容后再去除膜堆叠结构中的牺牲层，由此可以利用内电容的三层结构来极大地提高去除牺牲层后的框架的整体结构稳定性，进而使得最终制造的电容结构整体上具有更高的结构稳定性。基于本发明更稳定的电容结构，能够有更大潜力做出更高深宽比的电容结构，进而获得更高的电容容量，由此在不降低电容容量的前提下提高电容结构的稳定性，或者，在同样电容稳定性的状况下提高电容容量。
-
公开(公告)号：CN108630687B
公开(公告)日：2020-11-03
申请号：CN201710152613.0
申请日：2017-03-15
Applicant: 上海格易电子有限公司 , 北京兆易创新科技股份有限公司
IPC: H01L27/11521 , H01L27/11553
Abstract: 本发明公开了一种存储单元及非易失性存储器，其中，存储单元包括：半导体衬底，包括有源区；源区，位于所述有源区的半导体衬底内；栅区，包括依次层叠于所述源区之上且相互绝缘的浮栅和控制栅，其中，所述浮栅至少部分位于所述半导体衬底内，位于所述半导体衬底内的所述浮栅两侧及所述浮栅与所述源区之间形成有一体的隧穿氧化层；第一漏区和第二漏区，分别位于所述浮栅两侧的所述有源区的半导体衬底内。本发明解决了存储单元占据面积大的问题，可缩小非易失性存储器的尺寸。
-
Patent Agency Ranking
公开(公告)号：CN107134456B
公开(公告)日：2019-11-26
申请号：CN201710325421.5
申请日：2017-05-10
Applicant: 上海格易电子有限公司 , 北京兆易创新科技股份有限公司
IPC: H01L27/11524 , H01L27/1157 , H01L21/768
Abstract: 本发明实施例公开了一种半导体存储器件及其制备方法，制备方法包括：提供一衬底并在衬底上制备多条位线；在位线上制备多条字线以及选择栅极对，选择栅极对包括第一选择栅极对和第二选择栅极对；在选择栅极对表面制备保护膜层；刻蚀第一选择栅极对侧面上的保护膜层和第一选择栅极对之间的位线上的保护膜层，以使第一选择栅极对侧面上的保护膜层和第一选择栅极对之间的位线上的保护膜层的厚度小于第二选择栅极对侧面上的保护膜层和第二选择栅极对之间的位线上的保护膜层的厚度；在第一选择栅极对之间制备位线接触孔，在第二选择栅极对之间制备源端接触孔。采用上述技术方案，可以减少在源端接触孔制备过程中因负载效应造成的过刻蚀，改善器件性能。
-
公开(公告)号：CN107123620B
公开(公告)日：2019-11-26
申请号：CN201710325964.7
申请日：2017-05-10
Applicant: 上海格易电子有限公司 , 北京兆易创新科技股份有限公司
IPC: H01L21/768 , H01L27/11524 , H01L27/1157 , H01L23/538
Abstract: 本发明实施例公开了一种半导体器件及其制备方法，该制备方法包括：提供一衬底；在衬底上制备多条栅极线和多个选择管；在栅极线和选择管上远离衬底的一侧制备夹层电介质层，在单元阵列区域，夹层电介质层远离衬底的一侧形成多个第一类夹层电介质层图形，在周边逻辑区域，夹层电介质层远离衬底的一侧形成多个第二类夹层电介质层图形，对多个第一类夹层电介质层图形进行图案化制程，形成多个第三类夹层电介质层图形，对多个第二类夹层电介质层图形进行图案化制程，形成多个第四类夹层电介质层图形，对夹层电介质层进行平坦化制程。综上，位于栅极线上的夹层电介质层的高度与位于选择管上的夹层电介质层的高度相同或者相近，夹层电介质层较平坦。
-
公开(公告)号：CN108630687A
公开(公告)日：2018-10-09
申请号：CN201710152613.0
申请日：2017-03-15
Applicant: 上海格易电子有限公司 , 北京兆易创新科技股份有限公司
IPC: H01L27/11521 , H01L27/11553
Abstract: 本发明公开了一种存储单元及非易失性存储器，其中，存储单元包括：半导体衬底，包括有源区；源区，位于所述有源区的半导体衬底内；栅区，包括依次层叠于所述源区之上且相互绝缘的浮栅和控制栅，其中，所述浮栅至少部分位于所述半导体衬底内，位于所述半导体衬底内的所述浮栅两侧及所述浮栅与所述源区之间形成有一体的隧穿氧化层；第一漏区和第二漏区，分别位于所述浮栅两侧的所述有源区的半导体衬底内。本发明解决了存储单元占据面积大的问题，可缩小非易失性存储器的尺寸。
-
公开(公告)号：CN105977141A
公开(公告)日：2016-09-28
申请号：CN201610305005.4
申请日：2016-05-10
Applicant: 上海格易电子有限公司 , 北京兆易创新科技股份有限公司
IPC: H01L21/033 , H01L21/311
CPC classification number: H01L21/0337 , H01L21/31144
Abstract: 本发明公开了一种自对准双重图形化的方法。该方法包括：提供待刻蚀材料层，在待刻蚀材料层上依次形成牺牲层、牺牲层保护层和光刻胶层；对光刻胶层进行曝光显影，形成光刻胶层图案，刻蚀牺牲层保护层和牺牲层形成牺牲层保护层图案和第一牺牲层图案；去除光刻胶层图案露出牺牲层保护层图案；刻蚀第一牺牲层图案形成第二牺牲层图案；去除牺牲层保护层图案，露出第二牺牲层图案；在待刻蚀材料层和第二牺牲层图案表面形成掩膜层；对掩膜层进行回刻蚀，形成侧墙；去除第二牺牲层图案；以侧墙作为掩膜，对待刻蚀材料层进行刻蚀。本发明提供的技术方案实现了改善侧墙的形貌，并以此侧墙为掩膜刻蚀待刻蚀材料层，消除了奇偶效应，降低工艺控制难度。
-
公开(公告)号：CN105810641A
公开(公告)日：2016-07-27
申请号：CN201610304952.1
申请日：2016-05-10
Applicant: 上海格易电子有限公司 , 北京兆易创新科技股份有限公司
IPC: H01L21/8247 , H01L27/115 , H01L21/3213
CPC classification number: H01L27/11524 , H01L21/32139 , H01L27/11529
Abstract: 本发明公开了一种NAND Flash的字线制作方法及存储器，所述方法包括：在待刻蚀材料层上形成第一牺牲图形和第二牺牲图形，其中，所述第二牺牲图形和近邻的第一牺牲图形之间的距离与相邻的两个第一牺牲图形之间的距离相等；分别在所述第一牺牲图形和第二牺牲图形的侧面形成侧墙；去除所述第一牺牲图形和第二牺牲图形；以所述侧墙为掩膜版刻蚀所述待刻蚀材料层，得到字线。改善了边缘字线在曝光时的形貌，进而改善了牺牲层图形和侧墙的形貌，提高了字线制作工艺的稳定性和可靠性。
-
-
-
-
-
-
-
-
-
Search Results
30
records
(took 0.068 seconds)
