-
公开(公告)号：CN111466032B
公开(公告)日：2023-08-18
申请号：CN201880079413.X
申请日：2018-12-18
Applicant: 三菱电机株式会社
IPC: H01L29/78 , H01L29/06 , H01L29/12 , H01L29/47 , H01L29/872
Abstract: 在内置肖特基二极管的SiC‑MOSFET中，有时无法充分地降低向活性区域端部的阱区域的双极电流通电，元件的可靠性降低。在内置肖特基二极管的SiC‑MOSFET中，不使终端区域的阱与源极欧姆连接，相比于形成于活性区域的肖特基二极管密度，使形成于终端区域的肖特基二极管的平面方向的密度更高或者使肖特基二极管之间的平面方向的距离短。
-
公开(公告)号：CN114342089A
公开(公告)日：2022-04-12
申请号：CN201980099839.6
申请日：2019-09-06
Applicant: 三菱电机株式会社
Abstract: 本发明的目的在于：在碳化硅半导体装置中，通过缓和在回流动作时施加到终端阱区域的电压，抑制双极性通电。SiC‑MOSFET101在漂移层(20)的表层具备都为第2导电类型的、多个第1阱区域(30)、第2阱区域(31)、第3阱区域(32)。第3阱区域(32)设置于第2阱区域(31)的与第1阱区域(30)相反的一侧。包括第1阱区域(30)的组件单元内置单极性型二极管。SiC‑MOSFET101具备与单极性型二极管和欧姆电极(70)连接、不与第2阱区域(31)以及第3阱区域(32)欧姆连接的源极电极(80)。
-
-
公开(公告)号：CN116325176B
公开(公告)日：2025-04-04
申请号：CN202080105188.X
申请日：2020-09-24
Applicant: 三菱电机株式会社
Abstract: 本发明的碳化硅半导体装置具有形成于活性区域(101)与活性感测区域(102)之间的虚设感测区域(103)，具备第1导电类型的漂移层，在活性区域(101)，形成包括与源极电极连接的第2导电类型的第1阱区域(30)的SBD内置MOSFET，在活性感测区域(102)，形成包括与感测焊盘(83)连接的第2导电类型的第2阱区域(31)的SBD内置MOSFET，在虚设感测区域(103)，在n型的漂移层(20)的上层部形成与源极电极(81)和感测焊盘(83)中的任意一个都不欧姆连接的、第2导电类型的第3阱区域(32)。活性区域(101)的SBD内置MOSFET和活性感测区域(102)的SBD内置MOSFET的栅极电极(60)与栅极焊盘(82)连接。
-
公开(公告)号：CN118825069A
公开(公告)日：2024-10-22
申请号：CN202410447152.X
申请日：2024-04-15
Applicant: 三菱电机株式会社
IPC: H01L29/78 , H01L21/336
Abstract: 本发明涉及半导体装置，在内置有SBD的半导体装置中，抑制I2t耐量的降低。半导体装置具备第1导电型的漂移层、第2导电型的阱层、第1导电型的源极层、栅极电极、层间绝缘膜以及源极电极，处于在俯视观察时不与栅极电极重叠的位置的由阱层和漂移层构成的多个体二极管包括：在第1体二极管动作电压下动作的第1动作部；和在比第1体二极管动作电压低的第2体二极管动作电压下动作的多个第2动作部。
-
Patent Agency Ranking
公开(公告)号：CN111466032A
公开(公告)日：2020-07-28
申请号：CN201880079413.X
申请日：2018-12-18
Applicant: 三菱电机株式会社
IPC: H01L29/78 , H01L29/06 , H01L29/12 , H01L29/47 , H01L29/872
Abstract: 在内置肖特基二极管的SiC-MOSFET中，有时无法充分地降低向活性区域端部的阱区域的双极电流通电，元件的可靠性降低。在内置肖特基二极管的SiC-MOSFET中，不使终端区域的阱与源极欧姆连接，相比于形成于活性区域的肖特基二极管密度，使形成于终端区域的肖特基二极管的平面方向的密度更高或者使肖特基二极管之间的平面方向的距离短。
-
公开(公告)号：CN119631595A
公开(公告)日：2025-03-14
申请号：CN202280098464.3
申请日：2022-08-03
Applicant: 三菱电机株式会社
Abstract: 本公开的半导体装置以及电力变换装置具备：第1导电类型的漂移层(20)；栅电极(60)，被设置为隔着栅极绝缘膜(50)与第2导电类型的阱区域(30)及第1导电类型的源极区域(40)对置；源电极(80)，设置于以覆盖栅电极(60)的方式设置的层间绝缘膜(55)上，与阱区域(30)及源极区域(40)连接；第1导电类型的第1分隔区域(21)，在将包括阱区域(30)、源极区域(40)及栅电极(60)的MOSFET在漂移层(20)配置多个的活性区域中与漂移层(20)连接地设置，与源电极(80)肖特基连接；和浪涌通电区域(301)，设置于活性区域，在俯视时在比阱区域(30)具有的第1宽度大的区域中形成，具有切断源电极(80)和漂移层(20)的连接的区域。通过这样的结构能够抑制在半导体装置中流过浪涌电流来破坏栅极绝缘膜(50)，得到浪涌耐受性高的半导体装置以及电力变换装置。
-
公开(公告)号：CN119605326A
公开(公告)日：2025-03-11
申请号：CN202280097717.5
申请日：2022-07-13
Applicant: 三菱电机株式会社
Abstract: 缓和晶体管的截止状态下作用到体二极管的电场，并且提高最大单极电流密度。半导体装置具备第1分隔区域和第2分隔区域，第1分隔区域在俯视时朝第1方向以及第2方向延伸，第1分隔区域具有在第2方向上折返的至少1个第1折返区域，第2分隔区域在俯视时至少在第1方向上延伸，第2分隔区域在第2方向上的宽度大于等于第1分隔区域在第1方向或第2方向上的宽度。
-
公开(公告)号：CN116325176A
公开(公告)日：2023-06-23
申请号：CN202080105188.X
申请日：2020-09-24
Applicant: 三菱电机株式会社
IPC: H01L29/78
Abstract: 本发明的碳化硅半导体装置具有形成于活性区域(101)与活性感测区域(102)之间的虚设感测区域(103)，具备第1导电类型的漂移层，在活性区域(101)，形成包括与源极电极连接的第2导电类型的第1阱区域(30)的SBD内置MOSFET，在活性感测区域(102)，形成包括与感测焊盘(83)连接的第2导电类型的第2阱区域(31)的SBD内置MOSFET，在虚设感测区域(103)，在n型的漂移层(20)的上层部形成与源极电极(81)和感测焊盘(83)中的任意一个都不欧姆连接的、第2导电类型的第3阱区域(32)。活性区域(101)的SBD内置MOSFET和活性感测区域(102)的SBD内置MOSFET的栅极电极(50)与栅极焊盘(82)连接。
-
公开(公告)号：CN111480239A
公开(公告)日：2020-07-31
申请号：CN201880079668.6
申请日：2018-12-18
Applicant: 三菱电机株式会社
IPC: H01L29/78 , H01L29/06 , H01L29/12 , H01L29/872
Abstract: 在内置有肖特基二极管的SiC－MOSFET中，有时形成于终端部的第2阱区域进行双极型通电而耐压下降。在本发明中，在内置有肖特基二极管的SiC－MOSFET中，使形成于终端部的第2阱区域与源极电极非欧姆连接，在形成于隔着栅极绝缘膜而与栅极电极对置的区域的第2阱区域的表层部形成杂质浓度比第2阱区域低的电场缓和层。
-
-
-
-
-
-
-
-
-
Search Results
23
records
(took 0.021 seconds)
