-
公开(公告)号：CN111466032B
公开(公告)日：2023-08-18
申请号：CN201880079413.X
申请日：2018-12-18
Applicant: 三菱电机株式会社
IPC: H01L29/78 , H01L29/06 , H01L29/12 , H01L29/47 , H01L29/872
Abstract: 在内置肖特基二极管的SiC‑MOSFET中，有时无法充分地降低向活性区域端部的阱区域的双极电流通电，元件的可靠性降低。在内置肖特基二极管的SiC‑MOSFET中，不使终端区域的阱与源极欧姆连接，相比于形成于活性区域的肖特基二极管密度，使形成于终端区域的肖特基二极管的平面方向的密度更高或者使肖特基二极管之间的平面方向的距离短。
-
公开(公告)号：CN115004342A
公开(公告)日：2022-09-02
申请号：CN202080094157.9
申请日：2020-01-27
Applicant: 三菱电机株式会社
IPC: H01L21/336 , H01L29/78 , H01L21/205 , H01L21/265 , H01L29/06 , H01L29/12 , H01L29/861 , H01L29/868
Abstract: 本公开的目的在于提供一种生产性优良且抑制在体二极管中流过大电流时的特性劣化的碳化硅半导体装置。包括SiC基板(10)、缓冲层(11)以及漂移层(12)的构造体在俯视时被划分成在对SiC‑MOSFET(101)施加电压时流过电流的活性区域(13)和比活性区域(13)更靠外周侧的耐压保持区域(14)，活性区域(13)在俯视时被划分成中央部的第1活性区域(15)、和第1活性区域(15)与耐压保持区域(14)之间的第2活性区域(16)。第2活性区域(16)以及耐压保持区域(14)中的少数载流子的寿命比第1活性区域(13)中的少数载流子的寿命短。
-
公开(公告)号：CN114342089A
公开(公告)日：2022-04-12
申请号：CN201980099839.6
申请日：2019-09-06
Applicant: 三菱电机株式会社
Abstract: 本发明的目的在于：在碳化硅半导体装置中，通过缓和在回流动作时施加到终端阱区域的电压，抑制双极性通电。SiC‑MOSFET101在漂移层(20)的表层具备都为第2导电类型的、多个第1阱区域(30)、第2阱区域(31)、第3阱区域(32)。第3阱区域(32)设置于第2阱区域(31)的与第1阱区域(30)相反的一侧。包括第1阱区域(30)的组件单元内置单极性型二极管。SiC‑MOSFET101具备与单极性型二极管和欧姆电极(70)连接、不与第2阱区域(31)以及第3阱区域(32)欧姆连接的源极电极(80)。
-
公开(公告)号：CN119605326A
公开(公告)日：2025-03-11
申请号：CN202280097717.5
申请日：2022-07-13
Applicant: 三菱电机株式会社
Abstract: 缓和晶体管的截止状态下作用到体二极管的电场，并且提高最大单极电流密度。半导体装置具备第1分隔区域和第2分隔区域，第1分隔区域在俯视时朝第1方向以及第2方向延伸，第1分隔区域具有在第2方向上折返的至少1个第1折返区域，第2分隔区域在俯视时至少在第1方向上延伸，第2分隔区域在第2方向上的宽度大于等于第1分隔区域在第1方向或第2方向上的宽度。
-
公开(公告)号：CN116137935B
公开(公告)日：2024-11-01
申请号：CN202080104747.5
申请日：2020-08-11
Applicant: 三菱电机株式会社
Abstract: 碳化硅层(SL)在面内方向上具有活性区域(100)和配置于活性区域(100)的外周的外周区域(200)。多个第1阱区域(30)配置于活性区域(100)。第2阱区域(31)配置于外周区域(200)。多个欧姆电极(70)设置于碳化硅层(SL)的第2面上，与源极电极(80)连接，与多个第1阱区域(30)电欧姆连接，具有与碳化硅层(SL)的第2面中的具有第2导电类型的部分欧姆接触的多个面区域。活性区域(100)包括标准区域部(102)和标准区域部(102)与外周区域(200)之间的稀疏区域部(101)。稀疏区域部(101)相比于标准区域部(102)，俯视时的多个面区域的面密度更低。
-
Patent Agency Ranking
公开(公告)号：CN116137935A
公开(公告)日：2023-05-19
申请号：CN202080104747.5
申请日：2020-08-11
Applicant: 三菱电机株式会社
IPC: H01L29/06
Abstract: 碳化硅层(SL)在面内方向上具有活性区域(100)和配置于活性区域(100)的外周的外周区域(200)。多个第1阱区域(30)配置于活性区域(100)。第2阱区域(31)配置于外周区域(200)。多个欧姆电极(70)设置于碳化硅层(SL)的第2面上，与源极电极(80)连接，与多个第1阱区域(30)电欧姆连接，具有与碳化硅层(SL)的第2面中的具有第2导电类型的部分欧姆接触的多个面区域。活性区域(100)包括标准区域部(102)和标准区域部(102)与外周区域(200)之间的稀疏区域部(101)。稀疏区域部(101)相比于标准区域部(102)，俯视时的多个面区域的面密度更低。
-
公开(公告)号：CN111480239A
公开(公告)日：2020-07-31
申请号：CN201880079668.6
申请日：2018-12-18
Applicant: 三菱电机株式会社
IPC: H01L29/78 , H01L29/06 , H01L29/12 , H01L29/872
Abstract: 在内置有肖特基二极管的SiC－MOSFET中，有时形成于终端部的第2阱区域进行双极型通电而耐压下降。在本发明中，在内置有肖特基二极管的SiC－MOSFET中，使形成于终端部的第2阱区域与源极电极非欧姆连接，在形成于隔着栅极绝缘膜而与栅极电极对置的区域的第2阱区域的表层部形成杂质浓度比第2阱区域低的电场缓和层。
-
公开(公告)号：CN114342089B
公开(公告)日：2025-02-14
申请号：CN201980099839.6
申请日：2019-09-06
Applicant: 三菱电机株式会社
Abstract: 本发明的目的在于：在碳化硅半导体装置中，通过缓和在回流动作时施加到终端阱区域的电压，抑制双极性通电。SiC‑MOSFET101在漂移层(20)的表层具备都为第2导电类型的、多个第1阱区域(30)、第2阱区域(31)、第3阱区域(32)。第3阱区域(32)设置于第2阱区域(31)的与第1阱区域(30)相反的一侧。包括第1阱区域(30)的组件单元内置单极性型二极管。SiC‑MOSFET101具备与单极性型二极管和欧姆电极(70)连接、不与第2阱区域(31)以及第3阱区域(32)欧姆连接的源极电极(80)。
-
公开(公告)号：CN117642873A
公开(公告)日：2024-03-01
申请号：CN202180100068.5
申请日：2021-07-07
Applicant: 三菱电机株式会社
Abstract: 本公开的碳化硅半导体装置具备：第1导电类型半导体基板(10)上的第1导电类型漂移层(20)；漂移层的表层的第2导电类型阱区域(30)；第1导电类型源极区域(40)；形成于阱区域的俯视时的内部的宽度恒定的条纹状且端部折弯的第1导电类型第1离开区域(21)；与阱区域邻接地形成的第1导电类型的第2离开区域；栅极绝缘膜(50)；栅极电极(60)；第1离开区域上的肖特基电极(71)；以及源极电极(80)。
-
公开(公告)号：CN115274855A
公开(公告)日：2022-11-01
申请号：CN202211029076.8
申请日：2018-02-22
Applicant: 三菱电机株式会社
Abstract: 提供一种碳化硅半导体装置以及电力变换装置。在内置肖特基二极管的SiC‑MOSFET中，有时形成于终端部的第2阱区域双极性通电而耐压降低。在内置肖特基二极管的SiC‑MOSFET中，在形成于终端部的第2阱区域上，设置与第2阱区域肖特基连接的导电性层，使导电性层与MOSFET的源电极电连接。设置仅使导电性层和源电极连接的导电性层接触孔。
-
-
-
-
-
-
-
-
-
Search Results
25
records
(took 0.019 seconds)
