-
公开(公告)号：CN1630100A
公开(公告)日：2005-06-22
申请号：CN200410012006.7
申请日：2004-09-28
Applicant: 三洋电机株式会社 , 岐阜三洋电子株式会社
IPC: H01L29/80
CPC classification number: H01L29/7397 , H01L29/0619
Abstract: 一种半导体装置，在现有的半导体装置中，存在在护圈区域耗尽层形状畸变，且不能得到稳定的耐压特性这样的问题。在本发明的半导体装置中，由同一工序形成实动作区域的热氧化膜25和护圈区域的热氧化膜26。然后，通过在一度将热氧化膜25除去后再次形成，以例如8000～10000程度的膜厚形成护圈区域的热氧化膜26的膜厚。由此，含有可动离子31的CVD氧化膜27被形成在自外延层2表面离开的位置，可抑制可动离子31的影响引起的耗尽层的畸变，可维持规定的耐压特性。
-
公开(公告)号：CN1624934A
公开(公告)日：2005-06-08
申请号：CN200410012008.6
申请日：2004-09-28
Applicant: 三洋电机株式会社 , 岐阜三洋电子株式会社
IPC: H01L29/80
CPC classification number: H01L29/7828 , H01L29/41741 , H01L29/4236 , H01L29/4238 , H01L29/4916
Abstract: 一种半导体装置，在现有的半导体装置中具有如下问题，主电流流动的主配线部的配线宽度狭窄且均匀形成，由于主配线部的电压下降，使元件内的单元不均一动作。在本发明的半导体装置中，将主电流流动的主配线部24一端241的配线宽度W1设置成比主配线部24另一端242的配线宽度宽。主配线部24的配线宽度从一端241向另一端242逐渐变窄。由此，可降低位于主电流流动的电极焊盘部22近旁的单元和位于远方的单元的驱动电压差。其结果是，本发明可抑制主配线部24的电压下降，并实现元件内单元的均一动作。
-
公开(公告)号：CN100372127C
公开(公告)日：2008-02-27
申请号：CN200410012008.6
申请日：2004-09-28
Applicant: 三洋电机株式会社 , 岐阜三洋电子株式会社
IPC: H01L29/80
CPC classification number: H01L29/7828 , H01L29/41741 , H01L29/4236 , H01L29/4238 , H01L29/4916
Abstract: 一种半导体装置，在现有的半导体装置中具有如下问题，主电流流动的主配线部的配线宽度狭窄且均匀形成，由于主配线部的电压下降，使元件内的单元不均一动作。在本发明的半导体装置中，将主电流流动的主配线部24一端241的配线宽度W1设置成比主配线部24另一端242的配线宽度宽。主配线部24的配线宽度从一端241向另一端242逐渐变窄。由此，可降低位于主电流流动的电极焊盘部22近旁的单元和位于远方的单元的驱动电压差。其结果是，本发明可抑制主配线部24的电压下降，并实现元件内单元的均一动作。
-
公开(公告)号：CN100377366C
公开(公告)日：2008-03-26
申请号：CN200410012006.7
申请日：2004-09-28
Applicant: 三洋电机株式会社 , 岐阜三洋电子株式会社
IPC: H01L29/80
CPC classification number: H01L29/7397 , H01L29/0619
Abstract: 一种半导体装置，在现有的半导体装置中，存在在护圈区域耗尽层形状畸变，且不能得到稳定的耐压特性这样的问题。在本发明的半导体装置中，由同一工序形成实动作区域的热氧化膜25和护圈区域的热氧化膜26。然后，通过在一度将热氧化膜25除去后再次形成，以例如8000～10000程度的膜厚形成护圈区域的热氧化膜26的膜厚。由此，含有可动离子31的CVD氧化膜27被形成在自外延层2表面离开的位置，可抑制可动离子31的影响引起的耗尽层的畸变，可维持规定的耐压特性。
-
公开(公告)号：CN1407633A
公开(公告)日：2003-04-02
申请号：CN02141457.2
申请日：2002-08-30
Applicant: 三洋电机株式会社
IPC: H01L29/872 , H01L21/328
Abstract: 一种肖特基势垒二极管及其制造方法。目前，由于有台面型晶体管蚀刻及厚的聚酰亚胺层等，故不能推进芯片的小型化，并且，电极间存在距离，不能提高特性。另外，其制造方法中肖特基结部分的蚀刻控制很困难。本发明通过在基板表面设置n型及n+型离子注入区域形成动作区域，不再需要设置台面及聚酰亚胺层，可实现化合物半导体的平面型肖特基势垒二极管。可降低晶片的成本，由于可使电极间距离接近，故可实现芯片的缩小，也可提高高频特性。由于形成肖特基结区域时不蚀刻GaAs，故可制造再现性好的肖特基势垒二极管。
-
Patent Agency Ranking
公开(公告)号：CN1400671A
公开(公告)日：2003-03-05
申请号：CN02127231.X
申请日：2002-07-29
Applicant: 三洋电机株式会社
IPC: H01L29/872 , H01L21/328
Abstract: 一种肖特基势垒二极管及其制造方法。目前由于有台面蚀刻或厚聚酰亚胺层等，所以芯片小型化无进展且电极间有距离不能提高特性。而且制造方法上肖特基结部分的蚀刻控制有困难。本发明能实现化合物半导体的平面型肖特基势垒二极管。通过在基板表面设InGaP层、设n+型离子注入区域，不再需要设台面及聚酰亚胺层。由于能把电极间距离接近，所以实现了芯片缩小，高频特性也提高了。而且形成肖特基电极时不蚀刻GaAs，所以能制造再现性良好的肖特基势垒二极管。
-
公开(公告)号：CN1279626C
公开(公告)日：2006-10-11
申请号：CN02141456.4
申请日：2002-08-30
Applicant: 三洋电机株式会社
IPC: H01L29/872 , H01L21/329
Abstract: 一种肖特基势垒二极管及其制造方法。目前，由于有台面型晶体管蚀刻及厚的聚酰亚胺层等，故不能推进芯片的小型化，并且，电极间存在距离，不能提高特性。另外，其制造方法中肖特基结部分的蚀刻控制很困难。本发明通过在基板表面设置n+型离子注入区域，不再需要设置台面及聚酰亚胺层，可实现化合物半导体的平面型肖特基势垒二极管。由于可使电极间距离接近，可实现芯片的缩小，也可提高高频特性。由于形成肖特基结区域时不蚀刻GaAs，故可制造再现性好的肖特基势垒二极管。
-
公开(公告)号：CN1279625C
公开(公告)日：2006-10-11
申请号：CN02141455.6
申请日：2002-08-30
Applicant: 三洋电机株式会社
IPC: H01L29/872 , H01L21/328
Abstract: 一种肖特基势垒二极管及其制造方法。目前，由于有台面型晶体管蚀刻及厚的聚酰亚胺层等，故不能推进芯片的小型化，并且，电极间存在距离，不能提高特性。另外，其制造方法中肖特基结部分的蚀刻控制很困难。本发明通过在基板表面设置n型及n+型离子注入区域形成动作区域，不再需要设置台面及聚酰亚胺层，可实现化合物半导体的平面型肖特基势垒二极管。可降低晶片的成本，由于可使电极间距离接近，故可实现芯片的缩小，也可提高高频特性。由于形成肖特基电极时不蚀刻GaAs，故可制造再现性好的肖特基势垒二极管。
-
公开(公告)号：CN100472814C
公开(公告)日：2009-03-25
申请号：CN02147950.X
申请日：2002-10-30
Applicant: 三洋电机株式会社
IPC: H01L29/872 , H01L29/47
CPC classification number: H01L27/0814 , H01L24/05 , H01L27/0605 , H01L29/66143 , H01L29/872 , H01L2224/04042 , H01L2224/45144 , H01L2224/48463 , H01L2924/12032 , H01L2924/14 , H01L2924/00
Abstract: 一种集成型肖特基势垒二极管及其制造方法。目前，在集成型肖特基势垒二极管的分离中，需要设置沟道、埋设聚酰亚胺层、较大地设置用于形成沟道的距离的余量，存在不能进行芯片小型化、制造工序也很复杂的问题。本发明利用离子注入形成的绝缘化区域，将各肖特基势垒二极管分离。消除了沟道和聚酰亚胺等GaAs表面的大的凸凹，所以，不需要考虑掩膜对位偏差的距离的余量，故芯片可大幅缩小。还具有可简化制造工序的优点。
-
公开(公告)号：CN100470845C
公开(公告)日：2009-03-18
申请号：CN02141457.2
申请日：2002-08-30
Applicant: 三洋电机株式会社
IPC: H01L29/872 , H01L21/328
Abstract: 一种肖特基势垒二极管及其制造方法。目前，由于有台面型晶体管蚀刻及厚的聚酰亚胺层等，故不能推进芯片的小型化，并且，电极间存在距离，不能提高特性。另外，其制造方法中肖特基结部分的蚀刻控制很困难。本发明通过在基板表面设置n型及n+型离子注入区域形成动作区域，不再需要设置台面及聚酰亚胺层，可实现化合物半导体的平面型肖特基势垒二极管。可降低晶片的成本，由于可使电极间距离接近，故可实现芯片的缩小，也可提高高频特性。由于形成肖特基结区域时不蚀刻GaAs，故可制造再现性好的肖特基势垒二极管。
-
-
-
-
-
-
-
-
-
Search Results
20
records
(took 0.035 seconds)
