公开(公告)号：CN100377366C

公开(公告)日：2008-03-26

申请号：CN200410012006.7

申请日：2004-09-28

Applicant: 三洋电机株式会社 ,  岐阜三洋电子株式会社

Inventor： 吉田哲哉 ,  冈田哲也 ,  斋藤洋明 ,  村井成行 ,  冈田喜久雄

IPC: H01L29/80

CPC classification number: H01L29/7397 ,  H01L29/0619

Abstract: 一种半导体装置，在现有的半导体装置中，存在在护圈区域耗尽层形状畸变，且不能得到稳定的耐压特性这样的问题。在本发明的半导体装置中，由同一工序形成实动作区域的热氧化膜25和护圈区域的热氧化膜26。然后，通过在一度将热氧化膜25除去后再次形成，以例如8000～10000程度的膜厚形成护圈区域的热氧化膜26的膜厚。由此，含有可动离子31的CVD氧化膜27被形成在自外延层2表面离开的位置，可抑制可动离子31的影响引起的耗尽层的畸变，可维持规定的耐压特性。

公开(公告)号：CN1630100A

公开(公告)日：2005-06-22

申请号：CN200410012006.7

申请日：2004-09-28

Applicant: 三洋电机株式会社 ,  岐阜三洋电子株式会社

Inventor： 吉田哲哉 ,  冈田哲也 ,  斋藤洋明 ,  村井成行 ,  冈田喜久雄

IPC: H01L29/80

CPC classification number: H01L29/7397 ,  H01L29/0619

Abstract: 一种半导体装置，在现有的半导体装置中，存在在护圈区域耗尽层形状畸变，且不能得到稳定的耐压特性这样的问题。在本发明的半导体装置中，由同一工序形成实动作区域的热氧化膜25和护圈区域的热氧化膜26。然后，通过在一度将热氧化膜25除去后再次形成，以例如8000～10000程度的膜厚形成护圈区域的热氧化膜26的膜厚。由此，含有可动离子31的CVD氧化膜27被形成在自外延层2表面离开的位置，可抑制可动离子31的影响引起的耗尽层的畸变，可维持规定的耐压特性。

公开(公告)号：CN1624934A

公开(公告)日：2005-06-08

申请号：CN200410012008.6

申请日：2004-09-28

Applicant: 三洋电机株式会社 ,  岐阜三洋电子株式会社

Inventor： 吉田哲哉 ,  冈田哲也 ,  斋藤洋明 ,  村井成行 ,  冈田喜久雄

IPC: H01L29/80

CPC classification number: H01L29/7828 ,  H01L29/41741 ,  H01L29/4236 ,  H01L29/4238 ,  H01L29/4916

Abstract: 一种半导体装置，在现有的半导体装置中具有如下问题，主电流流动的主配线部的配线宽度狭窄且均匀形成，由于主配线部的电压下降，使元件内的单元不均一动作。在本发明的半导体装置中，将主电流流动的主配线部24一端241的配线宽度W1设置成比主配线部24另一端242的配线宽度宽。主配线部24的配线宽度从一端241向另一端242逐渐变窄。由此，可降低位于主电流流动的电极焊盘部22近旁的单元和位于远方的单元的驱动电压差。其结果是，本发明可抑制主配线部24的电压下降，并实现元件内单元的均一动作。

公开(公告)号：CN100372127C

公开(公告)日：2008-02-27

申请号：CN200410012008.6

申请日：2004-09-28

Applicant: 三洋电机株式会社 ,  岐阜三洋电子株式会社

Inventor： 吉田哲哉 ,  冈田哲也 ,  斋藤洋明 ,  村井成行 ,  冈田喜久雄

IPC: H01L29/80

CPC classification number: H01L29/7828 ,  H01L29/41741 ,  H01L29/4236 ,  H01L29/4238 ,  H01L29/4916

Abstract: 一种半导体装置，在现有的半导体装置中具有如下问题，主电流流动的主配线部的配线宽度狭窄且均匀形成，由于主配线部的电压下降，使元件内的单元不均一动作。在本发明的半导体装置中，将主电流流动的主配线部24一端241的配线宽度W1设置成比主配线部24另一端242的配线宽度宽。主配线部24的配线宽度从一端241向另一端242逐渐变窄。由此，可降低位于主电流流动的电极焊盘部22近旁的单元和位于远方的单元的驱动电压差。其结果是，本发明可抑制主配线部24的电压下降，并实现元件内单元的均一动作。

公开(公告)号：CN1885561A

公开(公告)日：2006-12-27

申请号：CN200610094045.5

申请日：2006-06-22

Applicant: 三洋电机株式会社

Inventor： 石田裕康 ,  万代忠男 ,  牛田敦也 ,  斋藤洋明

IPC: H01L29/78 ,  H01L21/336 ,  H01L27/02 ,  H02H9/00

CPC classification number: H01L29/7813 ,  H01L29/0696 ,  H01L29/086 ,  H01L29/66734

Abstract: 本发明涉及一种绝缘栅型半导体装置及其制造方法以及保护电路，在现有结构中，源极区域及体区域(背栅区域)与共同的源极电极接触，不能分别控制源极区域和背栅区域的电位。因此，在将这种MOSFET用于双向转换元件时，将两个MOSFET串联连接，由控制电路进行MOSFET的导通截止及寄生二极管的控制，阻碍了装置的小型化。设置与源极区域接触的第一电极层和与体区域(背栅)接触的第二电极层。第一电极层和第二电极层绝缘，分别沿与沟槽的延伸方向不同的方向延伸。可对第一电极层和第二电极层分别施加电位，进行防止因寄生二极管造成的逆流的控制。因此，可由一个MOSFET实现双向的转换元件。

公开(公告)号：CN100449781C

公开(公告)日：2009-01-07

申请号：CN200410103716.0

申请日：2004-12-28

Applicant: 三洋电机株式会社

Inventor： 恩田全人 ,  久保博稔 ,  宫原正二 ,  石田裕康 ,  斋藤洋明

IPC: H01L29/78 ,  H01L21/336

CPC classification number: H01L29/7813 ,  H01L21/26586 ,  H01L29/0869 ,  H01L29/4236 ,  H01L29/66727 ,  H01L29/66734

Abstract: 一种绝缘栅极型半导体装置及其制造方法，其解决由于层间绝缘膜从衬底表面突出而产生的如下可靠性问题等，在形成于其上的源电极上产生有分步敷层，引线结合时的应力使层间绝缘膜或衬底产生裂纹，而不能均匀地形成源电极而配线电阻增大。将层间绝缘膜完全埋入槽内。由此，由于源电极可大致平坦地在栅电极上部形成，故可防止分步敷层产生的不良。在裂纹，源极区域底盘区域、层间绝缘膜形成的三个工序中使用一片掩膜，可减小掩膜的对准误差的裕量，可实现比线宽限制的限界值更紧缩的设计。

公开(公告)号：CN100364113C

公开(公告)日：2008-01-23

申请号：CN200410012020.7

申请日：2004-09-28

Applicant: 三洋电机株式会社

Inventor： 冈田哲也 ,  斋藤洋明

IPC: H01L29/872 ,  H01L21/329

CPC classification number: H01L29/66143 ,  H01L29/861 ,  H01L29/872

Abstract: 一种半导体装置，在n-外延层设置p+型半导体层的肖特基势垒二极管中，不考虑IR，可实现低VF，但和通常的肖特基势垒二极管相比，一般VF较高。当适宜地选择肖特基金属层时，可降低VF，但要进一步降低则有限。另一方面，如果降低n-型半导体层的比电阻，虽可实现VF，但仍具有耐压劣化的问题。在可确保规定耐压的第一n-型半导体层上层积比电阻低的第二n-型半导体层。P+型半导体区域与第二n-型半导体层相同或比其深。由此，在可通过耗尽层的夹断抑制IR的肖特基势垒二极管中，可降低VF，且可确保规定的耐压。

公开(公告)号：CN1770468A

公开(公告)日：2006-05-10

申请号：CN200510107043.0

申请日：2005-09-27

Applicant: 三洋电机株式会社

Inventor： 久保博稔 ,  东条润一郎 ,  斋藤洋明 ,  恩田全人 ,  岩田哲 ,  柳田正道

IPC: H01L29/78 ,  H01L21/336

CPC classification number: H01L29/7813 ,  H01L29/42368 ,  H01L29/66734

Abstract: 一种绝缘栅型半导体装置及其制造方法，为降低槽型MOSFET的电容，在槽底部形成绝缘膜构成的电容层的方法是众所周知的。但是，绝缘膜的电容层难于实现稳定的形成。由非掺杂多晶硅形成电容层。和由绝缘膜形成的电容层不同，可抑止接缝的产生等，可形成稳定的电容层。另外作为电容层使用的多晶硅也可以是掺杂的多晶硅，由于形成于多晶硅表面的氧化膜也作为电容层起作用，故可提供低电容的绝缘栅型器件。

公开(公告)号：CN1645628A

公开(公告)日：2005-07-27

申请号：CN200410103716.0

申请日：2004-12-28

Applicant: 三洋电机株式会社

Inventor： 恩田全人 ,  久保博稔 ,  宫原正二 ,  石田裕康 ,  斋藤洋明

IPC: H01L29/78 ,  H01L21/336

CPC classification number: H01L29/7813 ,  H01L21/26586 ,  H01L29/0869 ,  H01L29/4236 ,  H01L29/66727 ,  H01L29/66734

Abstract: 一种绝缘栅极型半导体装置及其制造方法，其解决由于层间绝缘膜从衬底表面突出而产生的如下可靠性问题等，在形成于其上的源电极上产生有分步敷层，引线结合时的应力使层间绝缘膜或衬底产生裂纹，而不能均匀地形成源电极而配线电阻增大。将层间绝缘膜完全埋入槽内。由此，由于源电极可大致平坦地在栅电极上部形成，故可防止分步敷层产生的不良。在裂纹，源极区域底盘区域、层间绝缘膜形成的三个工序中使用一片掩膜，可减小掩膜的对准误差的裕量，可实现比线宽限制的限界值更紧缩的设计。

公开(公告)号：CN100454577C

公开(公告)日：2009-01-21

申请号：CN200510107043.0

申请日：2005-09-27

Applicant: 三洋电机株式会社

Inventor： 久保博稔 ,  东条润一郎 ,  斋藤洋明 ,  恩田全人 ,  岩田哲 ,  柳田正道

IPC: H01L29/78 ,  H01L21/336

CPC classification number: H01L29/7813 ,  H01L29/42368 ,  H01L29/66734

Abstract: 一种绝缘栅型半导体装置及其制造方法，为降低槽型MOSFET的电容，在槽底部形成绝缘膜构成的电容层的方法是众所周知的。但是，绝缘膜的电容层难于实现稳定的形成。由非掺杂多晶硅形成电容层。和由绝缘膜形成的电容层不同，可抑止接缝的产生等，可形成稳定的电容层。另外作为电容层使用的多晶硅也可以是掺杂的多晶硅，由于形成于多晶硅表面的氧化膜也作为电容层起作用，故可提供低电容的绝缘栅型器件。