公开(公告)号：CN100377366C

公开(公告)日：2008-03-26

申请号：CN200410012006.7

申请日：2004-09-28

Applicant: 三洋电机株式会社 ,  岐阜三洋电子株式会社

Inventor： 吉田哲哉 ,  冈田哲也 ,  斋藤洋明 ,  村井成行 ,  冈田喜久雄

IPC: H01L29/80

CPC classification number: H01L29/7397 ,  H01L29/0619

Abstract: 一种半导体装置，在现有的半导体装置中，存在在护圈区域耗尽层形状畸变，且不能得到稳定的耐压特性这样的问题。在本发明的半导体装置中，由同一工序形成实动作区域的热氧化膜25和护圈区域的热氧化膜26。然后，通过在一度将热氧化膜25除去后再次形成，以例如8000～10000程度的膜厚形成护圈区域的热氧化膜26的膜厚。由此，含有可动离子31的CVD氧化膜27被形成在自外延层2表面离开的位置，可抑制可动离子31的影响引起的耗尽层的畸变，可维持规定的耐压特性。

公开(公告)号：CN1630100A

公开(公告)日：2005-06-22

申请号：CN200410012006.7

申请日：2004-09-28

Applicant: 三洋电机株式会社 ,  岐阜三洋电子株式会社

Inventor： 吉田哲哉 ,  冈田哲也 ,  斋藤洋明 ,  村井成行 ,  冈田喜久雄

IPC: H01L29/80

CPC classification number: H01L29/7397 ,  H01L29/0619

Abstract: 一种半导体装置，在现有的半导体装置中，存在在护圈区域耗尽层形状畸变，且不能得到稳定的耐压特性这样的问题。在本发明的半导体装置中，由同一工序形成实动作区域的热氧化膜25和护圈区域的热氧化膜26。然后，通过在一度将热氧化膜25除去后再次形成，以例如8000～10000程度的膜厚形成护圈区域的热氧化膜26的膜厚。由此，含有可动离子31的CVD氧化膜27被形成在自外延层2表面离开的位置，可抑制可动离子31的影响引起的耗尽层的畸变，可维持规定的耐压特性。

公开(公告)号：CN1624934A

公开(公告)日：2005-06-08

申请号：CN200410012008.6

申请日：2004-09-28

Applicant: 三洋电机株式会社 ,  岐阜三洋电子株式会社

Inventor： 吉田哲哉 ,  冈田哲也 ,  斋藤洋明 ,  村井成行 ,  冈田喜久雄

IPC: H01L29/80

CPC classification number: H01L29/7828 ,  H01L29/41741 ,  H01L29/4236 ,  H01L29/4238 ,  H01L29/4916

Abstract: 一种半导体装置，在现有的半导体装置中具有如下问题，主电流流动的主配线部的配线宽度狭窄且均匀形成，由于主配线部的电压下降，使元件内的单元不均一动作。在本发明的半导体装置中，将主电流流动的主配线部24一端241的配线宽度W1设置成比主配线部24另一端242的配线宽度宽。主配线部24的配线宽度从一端241向另一端242逐渐变窄。由此，可降低位于主电流流动的电极焊盘部22近旁的单元和位于远方的单元的驱动电压差。其结果是，本发明可抑制主配线部24的电压下降，并实现元件内单元的均一动作。

公开(公告)号：CN100372127C

公开(公告)日：2008-02-27

申请号：CN200410012008.6

申请日：2004-09-28

Applicant: 三洋电机株式会社 ,  岐阜三洋电子株式会社

Inventor： 吉田哲哉 ,  冈田哲也 ,  斋藤洋明 ,  村井成行 ,  冈田喜久雄

IPC: H01L29/80

CPC classification number: H01L29/7828 ,  H01L29/41741 ,  H01L29/4236 ,  H01L29/4238 ,  H01L29/4916

Abstract: 一种半导体装置，在现有的半导体装置中具有如下问题，主电流流动的主配线部的配线宽度狭窄且均匀形成，由于主配线部的电压下降，使元件内的单元不均一动作。在本发明的半导体装置中，将主电流流动的主配线部24一端241的配线宽度W1设置成比主配线部24另一端242的配线宽度宽。主配线部24的配线宽度从一端241向另一端242逐渐变窄。由此，可降低位于主电流流动的电极焊盘部22近旁的单元和位于远方的单元的驱动电压差。其结果是，本发明可抑制主配线部24的电压下降，并实现元件内单元的均一动作。

公开(公告)号：CN101399286B

公开(公告)日：2011-06-22

申请号：CN200810161790.6

申请日：2008-09-26

Applicant: 三洋电机株式会社 ,  三洋半导体株式会社

Inventor： 石田裕康 ,  佐山康之 ,  冈田哲也

IPC: H01L29/78 ,  H01L29/06

CPC classification number: H01L29/7811 ,  H01L29/0634 ,  H01L29/0653 ,  H01L29/0661 ,  H01L29/66734 ,  H01L29/7813 ,  H01L2924/0002 ,  H01L2924/00

Abstract: 本发明的目的在于提供一种半导体装置。以往，在超结结构的半导体装置中，元件区域端部的耗尽层的曲率较大，所以确保较宽的终端区域，并通过在终端区域反复设置p型半导体层和n型半导体层等，使耗尽层向衬底水平方向扩展，从而防止耗尽层端部的内部电场集中。但存在终端区域的宽度大、芯片尺寸增大的问题。本发明在具有超结结构的半导体区域的端部设置包围元件区域的绝缘区域。由于元件区域的耗尽层在绝缘区域终止，所以元件区域的端部不是曲面形状。即，在耗尽层中不存在内部电场集中的曲面，所以不需要设置终端区域来促进耗尽层向水平方向扩展的措施。由于不需要终端区域，所以可实现芯片尺寸的小型化。或者，能够扩大元件区域的面积。

公开(公告)号：CN101533859A

公开(公告)日：2009-09-16

申请号：CN200910126539.0

申请日：2009-03-12

Applicant: 三洋电机株式会社 ,  三洋半导体株式会社

Inventor： 三好诚二 ,  冈田哲也

IPC: H01L29/861 ,  H01L29/04 ,  H01L29/12 ,  H01L29/36

CPC classification number: H01L29/861 ,  H01L29/0619 ,  H01L29/402 ,  Y10S438/979

Abstract: 本发明涉及二极管。在半导体基板的第一主面设置有电导率调制型元件的pn结二极管中，若为缩短反向恢复时间(trr)而降低p型杂质区域的杂质浓度，则存在空穴的注入降低，某电流点的正向电压(VF)的值变高的问题。若导入用于降低反向恢复时间的寿命扼杀剂则存在漏电流增加等问题。在单晶硅层即n－型半导体层上设置p型多晶硅层。与单晶硅层相比，由于多晶硅层中晶界多，故可抑制施加正向电压时从p型多晶硅层注入到n－型半导体层的空穴量。也可通过形成p型多晶硅层时形成在n－型半导体层和p型多晶硅层之间的自然氧化膜来降低注入到n－型半导体层的空穴量。可以不使用寿命扼杀剂而缩短施加反向电压时抽出空穴所需时间即反向恢复时间。

公开(公告)号：CN1941413A

公开(公告)日：2007-04-04

申请号：CN200610121206.5

申请日：2006-08-17

Applicant: 三洋电机株式会社

Inventor： 栉山和成 ,  冈田哲也 ,  及川慎 ,  石田裕康 ,  佐山康之

IPC: H01L29/78 ,  H01L29/423 ,  H01L29/10 ,  H01L21/336 ,  H01L21/28

CPC classification number: H01L29/7802 ,  H01L29/0878 ,  H01L29/41766 ,  H01L29/42372 ,  H01L29/4238 ,  H01L29/66712 ,  H01L29/66727

Abstract: 本发明涉及一种绝缘栅型场效应晶体管，在平面结构的MOSFET中，当降低漏极－源极间电压VDS时，耗尽层宽度变窄，在栅极电极的中央下方的栅极－漏极间电容Cgd(回授电容Crss)迅速增大。由于回授电容Crss影响开关特性，故存在高频开关特性不能提高的问题。在栅极电极的中央设置分离孔。可抑制在降低漏极－源极间电压VDS，且耗尽层宽度变窄的情况下的回授电容Crss的迅速增大。由此，高频开关特性提高。另外，从分离孔注入n型杂质，在沟道区域间形成n型杂质区域。由于可使栅极电极下方为低电阻，故可降低导通电阻。n型杂质区域可自对准形成。

公开(公告)号：CN1677687A

公开(公告)日：2005-10-05

申请号：CN200510059260.7

申请日：2005-03-25

Applicant: 三洋电机株式会社

Inventor： 冈田哲也 ,  船越明彦

IPC: H01L29/47 ,  H01L29/78 ,  H01L29/872

CPC classification number: H01L29/7813 ,  H01L29/66727 ,  H01L29/66734 ,  H01L29/7806 ,  H01L29/872

Abstract: 一种半导体装置及其制造方法，MOSFET在源极－漏极间具有寄生pn二极管，其作为Fast Recovery Diode(FRD)使用。但是，由于pn结二极管构成妨碍高速开关动作及低消耗电力化的主要原因，故此时要外置肖特基势垒二极管，使装置增大或部件数量增多。设置贯通MOSFET的相邻栅极电极间的沟道层的槽，并在槽内设置肖特基金属层。由此，槽底部构成肖特基势垒二极管，故可在MOSFET的扩散区域内装肖特基势垒二极管。由此，可实现装置的小型化和部件数量的消减。

公开(公告)号：CN100536166C

公开(公告)日：2009-09-02

申请号：CN200610004201.4

申请日：2006-01-28

Applicant: 三洋电机株式会社

Inventor： 佐山康之 ,  冈田哲也 ,  及川慎 ,  石田裕康 ,  栉山和成

IPC: H01L29/78 ,  H01L21/336

CPC classification number: H01L29/7802 ,  H01L29/0878 ,  H01L29/42372 ,  H01L29/42376 ,  H01L29/4238 ,  H01L29/66712 ,  H01L29/7395

Abstract: 本发明提供半导体装置及其制造方法，为降低导通状态的电流经路的电阻，而提高栅极电极下方的π部的杂质浓度。但是，用于沟道区域具有从底面到侧面变大的曲率，故杂质浓度过高，则在π部深的位置，耗尽层未充分接触，存在耐压劣化的问题。在栅极电极下方设置n型杂质区域。通过将栅极长度设为沟道区域的深度以下，形成n型杂质区域的侧面与相邻的沟道区域的侧面大致垂直的接合面。由此，耗尽层向衬底深度方向均匀地扩展，故可确保规定的耐压。另外，由于夹着栅极电极的沟道区域的间隔在表面及底面均匀，故可提高n型杂质区域的杂质浓度，谋求低导通电阻化。

公开(公告)号：CN100364113C

公开(公告)日：2008-01-23

申请号：CN200410012020.7

申请日：2004-09-28

Applicant: 三洋电机株式会社

Inventor： 冈田哲也 ,  斋藤洋明

IPC: H01L29/872 ,  H01L21/329

CPC classification number: H01L29/66143 ,  H01L29/861 ,  H01L29/872

Abstract: 一种半导体装置，在n-外延层设置p+型半导体层的肖特基势垒二极管中，不考虑IR，可实现低VF，但和通常的肖特基势垒二极管相比，一般VF较高。当适宜地选择肖特基金属层时，可降低VF，但要进一步降低则有限。另一方面，如果降低n-型半导体层的比电阻，虽可实现VF，但仍具有耐压劣化的问题。在可确保规定耐压的第一n-型半导体层上层积比电阻低的第二n-型半导体层。P+型半导体区域与第二n-型半导体层相同或比其深。由此，在可通过耗尽层的夹断抑制IR的肖特基势垒二极管中，可降低VF，且可确保规定的耐压。