公开(公告)号：CN1499637A

公开(公告)日：2004-05-26

申请号：CN200310104489.9

申请日：2003-10-30

Applicant: 三洋电机株式会社

Inventor： 高桥秀一 ,  鹿仓文子 ,  森真也 ,  山田顺治 ,  山田裕 ,  谷口敏光

IPC: H01L27/10 ,  H01L23/52

CPC classification number: H01L27/11226 ,  H01L27/112

Abstract: 一种非易失半导体存储装置，谋求缩短掩模ROM的TAT，同时谋求高速化和高集成化。在应用三层金属工艺的掩模ROM中，根据有无设在第三绝缘层(25)上的第三接触孔(TC)来切换是否将存储晶体管(MT1)连接在位线(BL)上，进行程序设计，特别是具有设在各绝缘层(18、22、25)的接触孔(FC2、SC、TC)及分别埋入这些接触孔的W塞(20、23、26)上下方向对准堆栈的结构，即具有栈式接触结构(StackedContact Structure)。

公开(公告)号：CN1369915A

公开(公告)日：2002-09-18

申请号：CN02103206.8

申请日：2002-01-30

Applicant: 三洋电机株式会社

Inventor： 谷口敏光 ,  森真也 ,  石部真三 ,  铃木彰

IPC: H01L27/092 ,  H01L21/8238

CPC classification number: H01L21/823857 ,  H01L21/82385 ,  H01L27/0922

Abstract: 本发明的课题是减少微细晶体管与高耐压晶体管的线宽离散性。在以P型的半导体衬底1上的台阶差部为边界形成了P型阱2和N型阱3的结构中,其特征在于:在台阶差的低的部分处形成的上述P型阱2上形成了具有第1线宽的第1晶体管(微细晶体管),在台阶差的高的部分处形成的上述N型阱3上形成了具有比第1晶体管的线宽粗的第2线宽的第2晶体管(高耐压晶体管)。

公开(公告)号：CN1312533C

公开(公告)日：2007-04-25

申请号：CN200410057581.9

申请日：2004-08-20

Applicant: 三洋电机株式会社

Inventor： 森真也

IPC: G03F7/20 ,  H01L21/00

CPC classification number: H01L21/4832 ,  H01L21/32139 ,  H01L23/3128 ,  H01L24/48 ,  H01L24/73 ,  H01L2221/68377 ,  H01L2224/32225 ,  H01L2224/32245 ,  H01L2224/451 ,  H01L2224/48091 ,  H01L2224/48227 ,  H01L2224/48247 ,  H01L2224/48465 ,  H01L2224/73265 ,  H01L2924/00014 ,  H01L2924/01029 ,  H01L2924/01078 ,  H01L2924/12042 ,  H01L2924/15311 ,  H01L2924/181 ,  H01L2924/19041 ,  H01L2924/19105 ,  H01L2924/3025 ,  H05K1/185 ,  H05K3/064 ,  H05K3/202 ,  H05K2203/0369 ,  H05K2203/0505 ,  H05K2203/0508 ,  H05K2203/0594 ,  H05K2203/1184 ,  H05K2203/1476 ,  H01L2924/00 ,  H01L2924/00012 ,  H01L2224/05599 ,  H01L2224/45099 ,  H01L2224/45015 ,  H01L2924/207

Abstract: 一种提高蚀刻因数的蚀刻方法及使用该方法的电路装置的制造方法。本发明的蚀刻方法具有如下特征，首先，在作为被蚀刻材料的导电箔(11)表面涂敷抗蚀剂(10)。然后，通过使用曝光掩模14有选择地使抗蚀剂(10)曝光，从而有选择地使抗蚀剂变质。由此，形成剖面下部比上部大的残留区域的非曝光区域(10A)。然后，使用溶液清除除去残留区域的抗蚀剂(10)，将残留区域作为掩模，蚀刻导电箔。

公开(公告)号：CN1244153C

公开(公告)日：2006-03-01

申请号：CN02103206.8

申请日：2002-01-30

Applicant: 三洋电机株式会社

Inventor： 谷口敏光 ,  森真也 ,  石部真三 ,  铃木彰

IPC: H01L27/092 ,  H01L21/8238

CPC classification number: H01L21/823857 ,  H01L21/82385 ,  H01L27/0922

Abstract: 本发明的课题是减少微细晶体管与高耐压晶体管的线宽离散性。在以P型的半导体衬底(1)上的台阶差部为边界形成了P型阱(2)和N型阱(3)的结构中，其特征在于：在台阶差的低的部分处形成的上述P型阱(2)上形成了具有第1线宽的第1晶体管(微细晶体管)，在台阶差的高的部分处形成的上述N型阱(3)上形成了具有比第1晶体管的线宽粗的第2线宽的第2晶体管(高耐压晶体管)。

公开(公告)号：CN1591191A

公开(公告)日：2005-03-09

申请号：CN200410057581.9

申请日：2004-08-20

Applicant: 三洋电机株式会社

Inventor： 森真也

IPC: G03F7/20 ,  H01L21/00

CPC classification number: H01L21/4832 ,  H01L21/32139 ,  H01L23/3128 ,  H01L24/48 ,  H01L24/73 ,  H01L2221/68377 ,  H01L2224/32225 ,  H01L2224/32245 ,  H01L2224/451 ,  H01L2224/48091 ,  H01L2224/48227 ,  H01L2224/48247 ,  H01L2224/48465 ,  H01L2224/73265 ,  H01L2924/00014 ,  H01L2924/01029 ,  H01L2924/01078 ,  H01L2924/12042 ,  H01L2924/15311 ,  H01L2924/181 ,  H01L2924/19041 ,  H01L2924/19105 ,  H01L2924/3025 ,  H05K1/185 ,  H05K3/064 ,  H05K3/202 ,  H05K2203/0369 ,  H05K2203/0505 ,  H05K2203/0508 ,  H05K2203/0594 ,  H05K2203/1184 ,  H05K2203/1476 ,  H01L2924/00 ,  H01L2924/00012 ,  H01L2224/05599 ,  H01L2224/45099 ,  H01L2224/45015 ,  H01L2924/207

Abstract: 一种提高蚀刻因数的蚀刻方法及使用该方法的电路装置的制造方法。本发明的蚀刻方法具有如下特征，首先，在作为被蚀刻材料的导电箔(11)表面涂敷抗蚀剂(10)。然后，通过使用曝光掩模14有选择地使抗蚀剂(10)曝光，从而有选择地使抗蚀剂变质。由此，形成剖面下部比上部大的残留区域的非曝光区域(10A)。然后，使用溶液清除除去残留区域的抗蚀剂(10)，将残留区域作为掩模，蚀刻导电箔。