公开(公告)号：CN1499637A

公开(公告)日：2004-05-26

申请号：CN200310104489.9

申请日：2003-10-30

Applicant: 三洋电机株式会社

Inventor： 高桥秀一 ,  鹿仓文子 ,  森真也 ,  山田顺治 ,  山田裕 ,  谷口敏光

IPC: H01L27/10 ,  H01L23/52

CPC classification number: H01L27/11226 ,  H01L27/112

Abstract: 一种非易失半导体存储装置，谋求缩短掩模ROM的TAT，同时谋求高速化和高集成化。在应用三层金属工艺的掩模ROM中，根据有无设在第三绝缘层(25)上的第三接触孔(TC)来切换是否将存储晶体管(MT1)连接在位线(BL)上，进行程序设计，特别是具有设在各绝缘层(18、22、25)的接触孔(FC2、SC、TC)及分别埋入这些接触孔的W塞(20、23、26)上下方向对准堆栈的结构，即具有栈式接触结构(StackedContact Structure)。