公开(公告)号：CN103035622B

公开(公告)日：2017-05-31

申请号：CN201210380798.8

申请日：2012-10-10

Applicant: 三星电子株式会社

Inventor： 姜善远 ,  金致旭 ,  禹贤贞 ,  黄祥俊

IPC: H01L23/58 ,  H01L23/64 ,  G11C11/4063

CPC classification number: H01L23/642 ,  G11C11/4074 ,  H01L2924/0002 ,  H01L2924/00

Abstract: 提供一种包括功率噪声降低的电压生成电路的半导体芯片封装件。所述半导体芯片封装件消除和最小化从半导体芯片封装件中的电压生成电路产生的功率噪声，所述半导体芯片封装件包括：集成电路芯片，具有电压生成电路和连接端子，其中，所述电压生成电路接收外部电压以生成用于内部电路的电源电压，所述连接端子连接到所述电压生成电路的输出节点；安装基底，包括电连接到所述连接端子以降低电源电压的功率噪声的噪声消除器，所述安装基底用于安装所述集成电路芯片以将所述集成电路芯片封装为半导体芯片封装件。

公开(公告)号：CN107958679A

公开(公告)日：2018-04-24

申请号：CN201710953332.5

申请日：2017-10-13

Applicant: 三星电子株式会社 ,  首尔大学校产学协力团 ,  威斯康星校友研究基金会

Inventor： 吴成一 ,  金南昇 ,  孙永训 ,  金灿景 ,  宋镐永 ,  安廷镐 ,  黄祥俊

IPC: G11C7/10 ,  G11C8/10

CPC classification number: G11C7/1057 ,  G11C7/1063 ,  G11C7/1084 ,  G11C7/109 ,  G11C8/10

Abstract: 提供了存储器模块和用于存储器模块的处理数据缓冲器。存储器模块包括存储器装置、命令/地址缓冲装置和处理数据缓冲器。存储器装置包括：存储器单元阵列；第一输入/输出端子组，每个端子被配置为接收第一命令/地址位；第二输入/输出端子组，每个端子被配置为接收数据位和第二命令/地址位两者。命令/地址缓冲装置被配置为向第一输入/输出端子组输出第一命令/地址位。处理数据缓冲器被配置为向第二输入/输出端子组输出数据位和第二命令/地址位。存储器装置被配置为使得第一命令/地址位、第二命令/地址位和数据位均用来访问存储器单元阵列。

公开(公告)号：CN1619697A

公开(公告)日：2005-05-25

申请号：CN200410039622.1

申请日：2004-03-12

Applicant: 三星电子株式会社

Inventor： 黄祥俊

IPC: G11C7/06

CPC classification number: G11C7/1066 ,  G11C5/025 ,  G11C7/06 ,  G11C7/1006 ,  G11C7/1012 ,  G11C7/1051 ,  G11C7/1069 ,  G11C11/4091 ,  G11C11/4096 ,  G11C2207/002 ,  G11C2207/063

Abstract: 半导体存储器件包括多个第一数据读出放大器和多个第二数据读出放大器。每个第一数据读出放大器是电压读出放大器，每个第一数据读出放大器与从位线读出放大器引出的第一类型的数据线关联。每个第二数据读出放大器包括电流读出放大器和电压读出放大器，每个第二数据读出放大器与从位线读出放大器引出的第二类型的数据线关联。

公开(公告)号：CN103295648A

公开(公告)日：2013-09-11

申请号：CN201310064093.X

申请日：2013-02-28

Applicant: 三星电子株式会社

Inventor： 孙敎民 ,  宋镐永 ,  黄祥俊 ,  金澈 ,  孙东贤

IPC: G11C29/42 ,  G11C29/44

Abstract: 提供用于修复存储器系统中的存储器单元的方法和装置。测试设备根据测试命令通过测试存储器设备而检测故障地址，并且在故障地址存储器（FAM）中临时存储故障地址。根据故障地址传送模式，故障地址被传送到存储器设备，并且被临时存储在存储器设备的临时故障地址存储器中，然后被存储在作为非易失性存储设备的反熔丝阵列中。为了确保数据的可靠性，存储的数据被读取以便验证数据并且验证结果经由数据管脚被串行或并行地传送到测试设备。

公开(公告)号：CN103035622A

公开(公告)日：2013-04-10

申请号：CN201210380798.8

申请日：2012-10-10

Applicant: 三星电子株式会社

Inventor： 姜善远 ,  金致旭 ,  禹贤贞 ,  黄祥俊

IPC: H01L23/58 ,  H01L23/64 ,  G11C11/4063

CPC classification number: H01L23/642 ,  G11C11/4074 ,  H01L2924/0002 ,  H01L2924/00

Abstract: 提供一种包括功率噪声降低的电压生成电路的半导体芯片封装件。所述半导体芯片封装件消除和最小化从半导体芯片封装件中的电压生成电路产生的功率噪声，所述半导体芯片封装件包括：集成电路芯片，具有电压生成电路和连接端子，其中，所述电压生成电路接收外部电压以生成用于内部电路的电源电压，所述连接端子连接到所述电压生成电路的输出节点；安装基底，包括电连接到所述连接端子以降低电源电压的功率噪声的噪声消除器，所述安装基底用于安装所述集成电路芯片以将所述集成电路芯片封装为半导体芯片封装件。

公开(公告)号：CN1697079A

公开(公告)日：2005-11-16

申请号：CN200410094243.2

申请日：2004-12-24

Applicant: 三星电子株式会社

Inventor： 朴润植 ,  黄祥俊

IPC: G11C11/407 ,  G11C7/00

Abstract: 本发明提供了一种具有双数据速率1 (DDR1)和DDR2运行模式的同步动态随机存取存储器件及其操作方法。一种双数据速率动态随机存取存储(DDR DRAM)器件，可通过模式选择电路以双DDR模式运行，该模式选择电路构造成可用于DDR DRAM的双数据速率(DDR) 1运行模式或者用于DDR DRAM的DDR2运行模式。

公开(公告)号：CN107958679B

公开(公告)日：2023-05-23

申请号：CN201710953332.5

申请日：2017-10-13

Applicant: 三星电子株式会社 ,  首尔大学校产学协力团 ,  威斯康星校友研究基金会

Inventor： 吴成一 ,  金南昇 ,  孙永训 ,  金灿景 ,  宋镐永 ,  安廷镐 ,  黄祥俊

IPC: G11C7/10 ,  G11C8/10

Abstract: 提供了存储器模块和用于存储器模块的处理数据缓冲器。存储器模块包括存储器装置、命令/地址缓冲装置和处理数据缓冲器。存储器装置包括：存储器单元阵列；第一输入/输出端子组，每个端子被配置为接收第一命令/地址位；第二输入/输出端子组，每个端子被配置为接收数据位和第二命令/地址位两者。命令/地址缓冲装置被配置为向第一输入/输出端子组输出第一命令/地址位。处理数据缓冲器被配置为向第二输入/输出端子组输出数据位和第二命令/地址位。存储器装置被配置为使得第一命令/地址位、第二命令/地址位和数据位均用来访问存储器单元阵列。

公开(公告)号：CN100527265C

公开(公告)日：2009-08-12

申请号：CN200410039622.1

申请日：2004-03-12

Applicant: 三星电子株式会社

Inventor： 黄祥俊

IPC: G11C7/06

CPC classification number: G11C7/1066 ,  G11C5/025 ,  G11C7/06 ,  G11C7/1006 ,  G11C7/1012 ,  G11C7/1051 ,  G11C7/1069 ,  G11C11/4091 ,  G11C11/4096 ,  G11C2207/002 ,  G11C2207/063

Abstract: 半导体存储器件包括多个第一数据读出放大器和多个第二数据读出放大器。每个第一数据读出放大器是电压读出放大器，每个第一数据读出放大器与从位线读出放大器引出的第一类型的数据线关联。每个第二数据读出放大器包括电流读出放大器和电压读出放大器，每个第二数据读出放大器与从位线读出放大器引出的第二类型的数据线关联。