-
公开(公告)号：CN113192951B
公开(公告)日：2024-01-05
申请号：CN202110478287.9
申请日：2016-07-29
Applicant: 三星电子株式会社
IPC: H01L27/02 , G06F30/392 , G06F30/394 , G06F30/398
Abstract: 提供集成电路和集成电路组。该集成电路包括：基底；第一和第二有源区；第一和第二电源线；多个栅极图案，平行第一方向延伸并沿第二方向彼此间隔开；第一接触件，在有源区内和栅极图案上；连接下金属线和上金属线的过孔；多个鳍，沿第二方向延伸并形成在有源区上；源区/漏区，在有源区中和栅极图案两侧处；第二接触件，连接到源区/漏区。栅极图案在鳍上沿第一方向跨过鳍彼此平行延伸。第一接触件在第一层中，下金属线在第二层中，上金属线在第三层中。第一接触件将栅极图案电连接至下金属线。第一接触件包括接触栅极图案的第一部和接触下金属线的第二部。第一和第二有源区包括PMOSFET和NMOSFET区。
-
公开(公告)号：CN107623509B
公开(公告)日：2023-06-20
申请号：CN201710574018.6
申请日：2017-07-14
Applicant: 三星电子株式会社
Abstract: 一种触发器包括输入接口、第一锁存器、第三反相器和第二锁存器。第三反相器和第五反相器包括：形成在第一类型的鳍上的被电力供应电压供应的第一电力触点和第二电力触点之间的第一类型的第一晶体管，以及形成在第二类型的鳍上的被接地电压供应的第一接地触点和第二接地触点之间的第二类型的第二晶体管。
-
公开(公告)号：CN108695314B
公开(公告)日：2023-12-12
申请号：CN201810305468.X
申请日：2018-04-08
Applicant: 三星电子株式会社
IPC: H01L27/02
Abstract: 本公开提供了集成电路及其制造方法以及集成电路的导电层。一种集成电路包括：在第一导电层中的第一导电图案；第二导电图案，在第一导电层之上的第二导电层中；以及通路，与第一导电图案和第二导电图案电连接以允许从第一导电图案流动到第二导电图案的第一电流和从第二导电图案流动到第一导电图案的第二电流在不同的时间经过。通路布置在第一导电图案上使得在第一导电图案中第一电流的路径不与第二电流的路径重叠。
-
公开(公告)号：CN116886076A
公开(公告)日：2023-10-13
申请号：CN202310728280.7
申请日：2017-07-14
Applicant: 三星电子株式会社
Abstract: 一种触发器包括至少一个第一鳍；与至少一个第一鳍平行的至少一个第二鳍；至少一个第一鳍上的第一和第二电力触点；至少一个第二鳍上的第一和第二接地触点；第一和第二电力触点之间以及第一和第二接地触点之间的至少一个第一鳍和至少一个第二鳍上的第一和第二栅极图案；第一和第二栅极图案之间的至少一个第一鳍上的第三和第四栅极图案；第一和第二栅极图案之间的至少一个第二鳍上的第五和第六栅极图案；分别在第一、第三和第五栅极图案上的第一、第二和第三触点；在第三和第四栅极图案之间的至少一个第一鳍上的第四触点；在第五和第六栅极图案之间的至少一个第二鳍上的第五触点；以及分别在第四、第六和第二栅极图案上的第六、第七和第八触点。
-
公开(公告)号：CN106407496A
公开(公告)日：2017-02-15
申请号：CN201610615043.X
申请日：2016-07-29
Applicant: 三星电子株式会社
IPC: G06F17/50 , H01L21/768
CPC classification number: G06F17/5077 , H01L27/0207 , H01L27/11807 , G06F17/5072 , G06F17/5081 , H01L21/76838
Abstract: 提供了一种设计半导体装置的布图的方法和制造半导体装置的方法。所述设计半导体装置的布图的方法包括：制造标准单元布图，包括在至少一个互连布图中安置初始管脚图案；执行布线步骤以使初始管脚图案连接到高水平互连布图；基于完成布线步骤时获得的接触信息在互连布图中产生管脚图案。管脚图案小于初始管脚图案。
-
Patent Agency Ranking
公开(公告)号：CN110828449B
公开(公告)日：2024-04-19
申请号：CN201910327491.3
申请日：2019-04-23
Applicant: 三星电子株式会社
IPC: H01L27/02 , H01L27/088
Abstract: 提供了包括标准单元的集成电路以及制造集成电路的方法。一种集成电路可以包括：第一标准单元，包括在第一水平方向上延伸的第一有源区和第二有源区以及在与第一水平方向正交的第二水平方向上延伸的第一栅极线；和第二标准单元，其包括在第一水平方向上延伸的第三有源区和第四有源区以及在第二水平方向上与第一栅极线平行地对准的第二栅极线并与第一标准单元相邻。第一标准单元的第二有源区与第二标准单元的第三有源区之间的距离可以大于第一标准单元的第一有源区和第二有源区之间的距离，并可以大于第二标准单元的第三有源区和第四有源区之间的距离。
-
公开(公告)号：CN114334963A
公开(公告)日：2022-04-12
申请号：CN202110686056.7
申请日：2021-06-21
Applicant: 三星电子株式会社
IPC: H01L27/092
Abstract: 公开了一种集成电路。所述集成电路包括至少一个去耦单元，其中，所述至少一个去耦单元包括至少一个P型去耦MOSFET和至少一个N型去耦MOSFET，并且所述至少一个P型去耦MOSFET的数量不同于所述至少一个N型去耦MOSFET的数量。
-
公开(公告)号：CN113192951A
公开(公告)日：2021-07-30
申请号：CN202110478287.9
申请日：2016-07-29
Applicant: 三星电子株式会社
IPC: H01L27/02 , G06F30/392 , G06F30/394 , G06F30/398
Abstract: 提供集成电路和集成电路组。该集成电路包括：基底；第一和第二有源区；第一和第二电源线；多个栅极图案，平行第一方向延伸并沿第二方向彼此间隔开；第一接触件，在有源区内和栅极图案上；连接下金属线和上金属线的过孔；多个鳍，沿第二方向延伸并形成在有源区上；源区/漏区，在有源区中和栅极图案两侧处；第二接触件，连接到源区/漏区。栅极图案在鳍上沿第一方向跨过鳍彼此平行延伸。第一接触件在第一层中，下金属线在第二层中，上金属线在第三层中。第一接触件将栅极图案电连接至下金属线。第一接触件包括接触栅极图案的第一部和接触下金属线的第二部。第一和第二有源区包括PMOSFET和NMOSFET区。
-
公开(公告)号：CN110828449A
公开(公告)日：2020-02-21
申请号：CN201910327491.3
申请日：2019-04-23
Applicant: 三星电子株式会社
IPC: H01L27/02 , H01L27/088
Abstract: 提供了包括标准单元的集成电路以及制造集成电路的方法。一种集成电路可以包括：第一标准单元，包括在第一水平方向上延伸的第一有源区和第二有源区以及在与第一水平方向正交的第二水平方向上延伸的第一栅极线；和第二标准单元，其包括在第一水平方向上延伸的第三有源区和第四有源区以及在第二水平方向上与第一栅极线平行地对准的第二栅极线并与第一标准单元相邻。第一标准单元的第二有源区与第二标准单元的第三有源区之间的距离可以大于第一标准单元的第一有源区和第二有源区之间的距离，并可以大于第二标准单元的第三有源区和第四有源区之间的距离。
-
公开(公告)号：CN108695314A
公开(公告)日：2018-10-23
申请号：CN201810305468.X
申请日：2018-04-08
Applicant: 三星电子株式会社
IPC: H01L27/02
CPC classification number: H01L27/11807 , H01L27/0207 , H01L2027/11861 , H01L2027/11864 , H01L2027/11875 , H01L2027/11881 , H01L2027/11885 , H01L27/0203
Abstract: 本公开提供了集成电路及其制造方法以及集成电路的导电层。一种集成电路包括：在第一导电层中的第一导电图案；第二导电图案，在第一导电层之上的第二导电层中；以及通路，与第一导电图案和第二导电图案电连接以允许从第一导电图案流动到第二导电图案的第一电流和从第二导电图案流动到第一导电图案的第二电流在不同的时间经过。通路布置在第一导电图案上使得在第一导电图案中第一电流的路径不与第二电流的路径重叠。
-
-
-
-
-
-
-
-
-
Search Results
14
records
(took 0.027 seconds)
