公开(公告)号：CN101728332A

公开(公告)日：2010-06-09

申请号：CN200910207744.X

申请日：2009-10-22

Applicant: 三星电子株式会社

Inventor： 李宁浩 ,  沈载煌 ,  朴尚容 ,  朴载宽

IPC: H01L21/8247 ,  H01L21/311 ,  H01L21/768 ,  H01L27/115 ,  G03F1/14

CPC classification number: H01L27/0207 ,  H01L21/0332 ,  H01L21/0337 ,  H01L21/3081 ,  H01L21/3086 ,  H01L21/32139 ,  H01L21/76229 ,  H01L23/544 ,  H01L27/1052 ,  H01L27/11519 ,  H01L27/11526 ,  H01L27/11529 ,  H01L2924/0002 ,  H01L2924/14 ,  H01L2924/00

Abstract: 本发明提供了一种在集成电路器件中形成精细图案的方法。一种制造集成电路器件的方法包括分别在特征层的第一和第二区域上形成第一和第二掩模结构。每个掩模结构包括双掩模图案和蚀刻掩模图案。各向同性蚀刻第一和第二掩模结构的蚀刻掩模图案，以从第一掩模结构移除蚀刻掩模图案并保留蚀刻掩模图案在第二掩模结构上的至少一部分。在第一和第二掩模结构的相对侧壁上形成间隔物。采用蚀刻掩模图案在第二掩模结构上的部分作为掩模将第一掩模结构从第一区域的间隔物之间选择性地移除，以分别在第一和第二区域中限定第一和第二掩模图案。分别采用第一和第二掩模图案作为掩模来图案化特征层以在第一区域上限定第一特征并在第二区域上限定第二特征。

公开(公告)号：CN101211860B

公开(公告)日：2011-09-14

申请号：CN200710305754.8

申请日：2007-12-28

Applicant: 三星电子株式会社

Inventor： 沈载煌 ,  任庸植 ,  金奇南 ,  朴载宽

IPC: H01L21/8247 ,  H01L21/768 ,  H01L21/027

CPC classification number: H01L27/11524 ,  H01L27/115 ,  H01L27/11521 ,  Y10S438/954

Abstract: 一种形成非易失性存储器件的方法，包括形成第一掩模图形，该第一掩模图形在其间可以具有相对大的距离。形成保形地覆盖第一掩模图形的距离调整层。在第一掩模图形之间的距离调整层上的沟槽中形成第二掩模图形。

公开(公告)号：CN101211860A

公开(公告)日：2008-07-02

申请号：CN200710305754.8

申请日：2007-12-28

Applicant: 三星电子株式会社

Inventor： 沈载煌 ,  任庸植 ,  金奇南 ,  朴载宽

IPC: H01L21/8247 ,  H01L21/768 ,  H01L21/027

CPC classification number: H01L27/11524 ,  H01L27/115 ,  H01L27/11521 ,  Y10S438/954

Abstract: 一种形成非易失性存储器件的方法，包括形成第一掩模图形，该第一掩模图形在其间可以具有相对大的距离。形成保形地覆盖第一掩模图形的距离调整层。在第一掩模图形之间的距离调整层上的沟槽中形成第二掩模图形。

公开(公告)号：CN101728332B

公开(公告)日：2014-06-04

申请号：CN200910207744.X

申请日：2009-10-22

Applicant: 三星电子株式会社

Inventor： 李宁浩 ,  沈载煌 ,  朴尚容 ,  朴载宽

IPC: H01L21/033 ,  H01L21/8239 ,  H01L21/308 ,  H01L21/3213 ,  H01L23/544 ,  H01L21/762 ,  H01L27/02 ,  H01L27/115

CPC classification number: H01L27/0207 ,  H01L21/0332 ,  H01L21/0337 ,  H01L21/3081 ,  H01L21/3086 ,  H01L21/32139 ,  H01L21/76229 ,  H01L23/544 ,  H01L27/1052 ,  H01L27/11519 ,  H01L27/11526 ,  H01L27/11529 ,  H01L2924/0002 ,  H01L2924/14 ,  H01L2924/00

Abstract: 本发明提供了一种在集成电路器件中形成精细图案的方法。一种制造集成电路器件的方法包括分别在特征层的第一和第二区域上形成第一和第二掩模结构。每个掩模结构包括双掩模图案和蚀刻掩模图案。各向同性蚀刻第一和第二掩模结构的蚀刻掩模图案，以从第一掩模结构移除蚀刻掩模图案并保留蚀刻掩模图案在第二掩模结构上的至少一部分。在第一和第二掩模结构的相对侧壁上形成间隔物。采用蚀刻掩模图案在第二掩模结构上的部分作为掩模将第一掩模结构从第一区域的间隔物之间选择性地移除，以分别在第一和第二区域中限定第一和第二掩模图案。分别采用第一和第二掩模图案作为掩模来图案化特征层以在第一区域上限定第一特征并在第二区域上限定第二特征。

公开(公告)号：CN101609814A

公开(公告)日：2009-12-23

申请号：CN200910145884.9

申请日：2009-06-17

Applicant: 三星电子株式会社

Inventor： 朴尚容 ,  沈载煌 ,  李宁浩 ,  朴载宽 ,  文庆烈

IPC: H01L21/8232 ,  H01L21/8247 ,  H01L21/768

CPC classification number: H01L23/528 ,  H01L21/0337 ,  H01L21/0338 ,  H01L21/32139 ,  H01L21/76838 ,  H01L21/823456 ,  H01L27/115 ,  H01L2924/0002 ,  H01L2924/00

Abstract: 本发明提供一种半导体器件及存储系统的形成方法。在半导体器件的形成方法中，特征层设置在衬底上，掩模层设置在特征层上。去除掩模层在半导体器件的第一区中的部分并保留在半导体器件的第二区中的掩模层，其中在第一区要设置特征层的精细特征，在第二区要设置特征层的宽特征。在第一区中的特征层上及第二区中的掩模层上设置模制掩模图案。设置间隔体层在第一区及第二区中的模制掩模图案上。实施刻蚀工艺以刻蚀间隔体层从而在模制掩模图案的图案特征的侧壁处保留间隔体，及实施刻蚀工艺来刻蚀在第二区中的掩模层以在第二区中设置掩模层图案。利用第二区中的掩模层图案及第一区中的间隔体作为刻蚀掩模来刻蚀特征层。

公开(公告)号：CN101609814B

公开(公告)日：2013-07-24

申请号：CN200910145884.9

申请日：2009-06-17

Applicant: 三星电子株式会社

Inventor： 朴尚容 ,  沈载煌 ,  李宁浩 ,  朴载宽 ,  文庆烈

IPC: H01L21/8232 ,  H01L21/8247 ,  H01L21/768

CPC classification number: H01L23/528 ,  H01L21/0337 ,  H01L21/0338 ,  H01L21/32139 ,  H01L21/76838 ,  H01L21/823456 ,  H01L27/115 ,  H01L2924/0002 ,  H01L2924/00

Abstract: 本发明提供一种半导体器件及存储系统的形成方法。在半导体器件的形成方法中，特征层设置在衬底上，掩模层设置在特征层上。去除掩模层在半导体器件的第一区中的部分并保留在半导体器件的第二区中的掩模层，其中在第一区要设置特征层的精细特征，在第二区要设置特征层的宽特征。在第一区中的特征层上及第二区中的掩模层上设置模制掩模图案。设置间隔体层在第一区及第二区中的模制掩模图案上。实施刻蚀工艺以刻蚀间隔体层从而在模制掩模图案的图案特征的侧壁处保留间隔体，及实施刻蚀工艺来刻蚀在第二区中的掩模层以在第二区中设置掩模层图案。利用第二区中的掩模层图案及第一区中的间隔体作为刻蚀掩模来刻蚀特征层。

公开(公告)号：CN101165875A

公开(公告)日：2008-04-23

申请号：CN200710181855.9

申请日：2007-10-19

Applicant: 三星电子株式会社

Inventor： 郭东华 ,  朴载宽 ,  沈载煌 ,  金镇瑚 ,  金奇南

IPC: H01L21/768 ,  H01L23/522

CPC classification number: H01L21/76897 ,  H01L21/76816 ,  H01L27/11521 ,  H01L27/11524 ,  H01L27/11526 ,  H01L27/11529

Abstract: 在一个实施例中，半导体器件包括奇数接触和各个奇数线。通过执行刻蚀工艺，在奇数线的侧壁上形成隔层，并且形成用于偶数线的偶数开口。在偶数开口中形成偶数接触并且随后形成偶数线。