一种电磁屏蔽芯片结构的封装工艺方法

    公开(公告)号:CN118398526A

    公开(公告)日:2024-07-26

    申请号:CN202410625204.8

    申请日:2024-05-20

    发明人: 陈晗玥

    IPC分类号: H01L21/67 H01L23/552

    摘要: 本发明的一种电磁屏蔽芯片结构的封装工艺方法,在基板完成晶圆的粘贴、封胶、植球、包封;于包封的塑封料面,将产品沿切割道划开;于塑封料面,覆盖金属膜;沿切割道将产品切割为芯片单品。其采用金属膜作为屏蔽层,在芯片用塑封料包封后,以膜压的金属膜替代溅镀工艺,在芯片除基板下表面外形成金属膜包裹层,达到电磁屏蔽的效果。本发明的封装工艺方法,简化了工艺步骤,无需封装后将产品转贴在PI膜上再溅镀,可以直接在切割膜上进行压膜和后续切割,大大降低了成本,提高了制造效率,具有很强的实用性和广泛地适用性。

    一种玻璃通孔金属化的方法
    2.
    发明公开

    公开(公告)号:CN118283947A

    公开(公告)日:2024-07-02

    申请号:CN202410277636.4

    申请日:2024-03-12

    摘要: 本发明公开一种玻璃通孔金属化的方法,属于印刷电路的技术领域。该方法包括以下制作过程:预固化聚合物薄膜;将聚合物薄膜层压到玻璃基板上下两个表面;用等离子刻蚀的方法进行聚合物图案化;对玻璃通孔化学镀制作种子层;在制作种子层后的玻璃基板的上下两个表面层压光刻胶;对制作种子层后的玻璃基板的上下两个表面的光刻胶进行图案化处理;在未被光刻胶覆盖的种子层区域电镀铜;剥离光刻胶并刻蚀覆盖聚合物薄膜层表面的种子层。该方法解决了玻璃通孔金属化过程中激光烧蚀对玻璃造成机械损伤的问题,聚合物薄膜为玻璃通孔金属化提供了应力缓冲层,并适用于更高深宽比的玻璃通孔。该方法工艺步骤简单,具有实用价值。

    一种自动布置晶圆图谱中芯片和单元域的方法

    公开(公告)号:CN117933172A

    公开(公告)日:2024-04-26

    申请号:CN202410105829.1

    申请日:2024-01-24

    IPC分类号: G06F30/392

    摘要: 本发明公开了一种自动布置晶圆图谱中芯片和单元域的方法,该方法包括获取晶圆基础数据,绘制单颗芯片和单元域,计算单元域的行列数阵列单元域得到初始图纸;根据晶圆直径生成晶圆图形,并确定晶圆有效区域;合并初始图纸和晶圆图形;去除晶圆图形中的多余芯片和单元域,形成晶圆图谱。本发明公开的方法能够自动布置晶圆图谱中芯片和单元域,使制作晶圆图谱的过程更加自动化,提高了绘图效率,减少人工布置芯片和单元域出错可能性,最大可能的保证交期与节约成本。

    一种光刻方法
    4.
    发明授权

    公开(公告)号:CN113608415B

    公开(公告)日:2024-03-22

    申请号:CN202110897743.3

    申请日:2021-08-05

    发明人: 雷文强

    IPC分类号: G03F7/20 G03F7/16

    摘要: 本发明提出了一种光刻方法,于玻璃晶圆上设置有若干以划片槽隔开的芯片区域,所述芯片区域包括芯片内开口区域以及芯片边缘无开口区域,包括如下步骤:S1、涂胶:于玻璃晶圆表面涂覆光刻胶形成光刻胶薄膜;S2、曝光:划分曝光区域,所述曝光区域包括第一曝光区以及第二曝光区,所述第一曝光区为芯片区域,所述第二曝光区为芯片边缘无开口区域,于第一曝光区进行一次曝光,于第二曝光区进行二次曝光,所述二次曝光的曝光能量低于一次曝光的曝光能量;S3、显影:将经二次曝光后的玻璃晶圆进行显影。本发明于曝光过程中,以不同的曝光能量曝光芯片不同区域,可给予芯片开口区域以足够曝光能量,同时避免芯片边缘无开口区域因曝光能量过强而形成残胶。

    一种晶圆中多种芯片的图谱合并、分发方法及系统

    公开(公告)号:CN117046735B

    公开(公告)日:2023-12-12

    申请号:CN202311316332.6

    申请日:2023-10-12

    IPC分类号: B07C5/00 B07C5/34 H01L21/66

    摘要: 本发明公开了一种晶圆中多种芯片的图谱合并、分发方法及系统,包括以下步骤:S1、对晶圆中的芯片进行自动光学检测扫描、晶圆测试,获得第一扫描图谱第二测试图谱;S2、合并第一扫描图谱和第二测试图谱,获得第一合并图谱;S3、将第一合并图谱分发至打印机台,打印机台对所有芯片类别的芯片执行打标操作;对打标后的芯片进行自动光学检测扫描,获得第三扫描图谱;S4、合并第三扫描图谱和第一合并图谱,获得第二合并图谱;S5、将第二合并图谱分发至分选机台,编带机台根据第二合并图谱执行分选操作。本发明公开的方法和系统节省了晶圆设计成本,实现一片晶圆上对多种芯片类别的设计或者测试同时不同芯片类别独立打印和独立分选包装的需求。

    一种晶圆中多种芯片的图谱合并、分发方法及系统

    公开(公告)号:CN117046735A

    公开(公告)日:2023-11-14

    申请号:CN202311316332.6

    申请日:2023-10-12

    IPC分类号: B07C5/00 B07C5/34 H01L21/66

    摘要: 本发明公开了一种晶圆中多种芯片的图谱合并、分发方法及系统,包括以下步骤:S1、对晶圆中的芯片进行自动光学检测扫描、晶圆测试,获得第一扫描图谱第二测试图谱;S2、合并第一扫描图谱和第二测试图谱,获得第一合并图谱;S3、将第一合并图谱分发至打印机台,打印机台对所有芯片类别的芯片执行打标操作;对打标后的芯片进行自动光学检测扫描,获得第三扫描图谱;S4、合并第三扫描图谱和第一合并图谱,获得第二合并图谱;S5、将第二合并图谱分发至分选机台,编带机台根据第二合并图谱执行分选操作。本发明公开的方法和系统节省了晶圆设计成本,实现一片晶圆上对多种芯片类别的设计或者测试同时不同芯片类别独立打印和独立分选包装的需求。

    一种硅衬底氮化镓晶圆的切割方法

    公开(公告)号:CN117020446A

    公开(公告)日:2023-11-10

    申请号:CN202311294713.9

    申请日:2023-10-09

    发明人: 刘座勇 陈伟

    摘要: 本发明公开了一种硅衬底氮化镓晶圆的切割方法,该方法包括以下步骤:S1、在氮化镓层表面的进行激光镭射,形成沟槽;S2、采用一对细激光束沿沟槽的中心线两侧分别重复进行3‑4次切割,每次一对细激光束的激光功率、频率、切割速度相同,但每次一对细激光束之间的切痕宽度和深度依次扩大,形成第一切割槽;S3、采用一对粗激光束沿第一切割槽的中心线两侧分别重复进行2次切割,形成深度大于11um的第二切割槽;S4、采用划片刀沿第二切割槽对氮化镓晶圆进行切割,清洗,干燥。本发明提供的硅衬底氮化镓晶圆的切割方法,能够解决氮化镓晶圆使用激光切割时出现崩边或剥离的问题,为氮化镓材料、器件的应用发展打下了技术基础。

    一种减少对PCB板热传导的QFN封装结构及其制备方法

    公开(公告)号:CN116169113B

    公开(公告)日:2023-08-04

    申请号:CN202310432274.7

    申请日:2023-04-21

    发明人: 卢磊

    摘要: 本发明公开了一种减少对PCB板热传导的QFN封装结构及其制备方法,该封装结构包括封装框架,封装框架包括基岛、芯片和引脚,芯片设于基岛上,所述芯片与引脚通过引线连接。引脚设于封装框架的背面,封装框架的背面为PCB板贴装面,基岛设于封装框架的正面。本发明创造性的将基岛和芯片设置在封装框架的正面,而封装框架的背面是PCB板贴装面,芯片所产生的热量直接从封装框架的正面进行大部分散热,减少了传导到PCB板的热量,有效解决QFN封装结构的散热问题,能节省空间,更好地支撑集成电路封装产品的高密度化和集成化发展。本发明公开的QFN封装结构的制备方法,工艺简单,散热效果好。

    使用硅基支撑结构的晶圆级扇出型封装结构及其制备方法

    公开(公告)号:CN116190323B

    公开(公告)日:2023-07-14

    申请号:CN202310433234.4

    申请日:2023-04-21

    摘要: 本发明公开了一种使用硅基支撑结构的晶圆级扇出型封装结构及其制备方法。该硅基支撑结构包括硅片本体,在硅片本体上开设至少一个镂空区域,单个镂空区域内能够容纳封装结构中对应位置的芯片,硅片本体背面贴装到封装结构内,硅片本体正面的非镂空区域形成有支撑部,所述硅基支撑结构一体成型。封装结构的重布线层、塑封层可以单一或者同时嵌入至少一层硅基支撑结构。本发明公开的使用硅基支撑结构的晶圆级扇出型封装结构在应力的作用下,也不易发生翘曲的问题;具体是硅基支撑结构对整个封装结构起到了很好的支撑作用,其还能够辅助散热,提高封装结构的散热性能。