-
公开(公告)号:CN117637594A
公开(公告)日:2024-03-01
申请号:CN202311083290.6
申请日:2023-08-25
申请人: ASM , IP私人控股有限公司
IPC分类号: H01L21/762 , H01L21/764 , H01L21/67 , H01L21/02
摘要: 一种衬底处理方法,包括在反应空间中提供在其表面中包括两个间隙的衬底,并且在脉冲等离子体气氛下用可流动膜填充至少两个间隙,同时向反应空间供应前体和反应物气体,其中通过调节脉冲等离子体的脉冲频率来减小填充在至少两个间隙中的可流动膜在至少两个间隙之间的填充高度差。
-
公开(公告)号:CN117637593A
公开(公告)日:2024-03-01
申请号:CN202311082503.3
申请日:2023-08-25
申请人: ASM , IP私人控股有限公司
IPC分类号: H01L21/762 , H01L21/764 , H01L21/67 , H01L21/02
摘要: 一种处理具有间隙的衬底的方法,包括将衬底装载到衬底支撑单元上,通过衬底支撑单元上的气体供应单元向衬底供应低聚硅前体和含氮气体,以及通过向衬底支撑单元和气体供应单元中的至少一个施加电压在反应空间中产生直接等离子体,其中在供应低聚硅前体和含氮气体以及产生直接等离子体期间执行多个子步骤,并且在多个子步骤期间应用不同的等离子体占空比。
-
公开(公告)号:CN117476766A
公开(公告)日:2024-01-30
申请号:CN202210872110.1
申请日:2022-07-22
申请人: 武汉新芯集成电路制造有限公司
发明人: 薛广杰
IPC分类号: H01L29/78 , H01L21/764 , H01L21/768 , H01L29/06 , H01L21/336
摘要: 本申请提供一种半导体器件及其制程方法。该半导体器件的制程方法包括:提供半导体衬底,所述半导体衬底包括依次层叠的底部半导体层、埋氧层和顶部半导体层;在所述半导体衬底的隔离区域中形成第一连通孔和空气孔,所述第一连通孔和所述空气孔贯穿至所述底部半导体层;封闭所述空气孔的孔口以在所述空气孔中形成空腔;在所述第一连通孔中填充导电材料。该半导体器件的制程方法能够减小金属互连间的寄生电容,从而有效减弱了制得的半导体器件的寄生电容对其射频性能的影响。
-
公开(公告)号:CN117457579A
公开(公告)日:2024-01-26
申请号:CN202311340533.X
申请日:2023-10-17
申请人: 齐鲁空天信息研究院
发明人: 张进
IPC分类号: H01L21/768 , H01L21/764 , H01L21/762 , H01L23/48 , H01L23/538
摘要: 本发明提供一种硅通孔互联结构制备方法、互联结构、集成电路及设备,该方法包括:在内侧壁覆盖有聚合物绝缘层的通孔内形成第一金属柱;对通孔进行紫外处理之后,在通孔内形成第二金属柱,获得第一原始硅通孔互联结构;将第一原始硅通孔互联结构置于气化温度T2下形成第一空气隙之后,形成环形绝缘层;密封通孔之后,获得第二原始硅通孔互联结构;将第二原始硅通孔互联结构置于气化温度T1下,获得硅通孔互联结构。本发明提供的硅通孔互联结构制备方法、互联结构、集成电路及设备,能提高硅通孔互联结构的热机械可靠性,能提高硅通孔互联结构在冲击、振动等复杂环境中的力学可靠性,制备过程简单,适宜工业规模化生产。
-
公开(公告)号:CN111863708B
公开(公告)日:2023-11-03
申请号:CN201910335447.7
申请日:2019-04-24
IPC分类号: H01L21/764 , H10B41/35
摘要: 本发明实施例提供了一种半导体器件及形成方法。本发明实施例中,通过在金属硅化物层的上方形成第一介质层,并在第一介质层形成后,沉积第二介质层,以在所述第一堆叠结构之间形成空气隙,由于晶体生长的特性,第二介质层更倾向于先在第一介质层上成核、生长。使第二介质层在第一介质层上的生长速率大于在第一堆叠结构的侧壁的生长速率。因此,能够使得第二介质层在第一堆叠结构之间的空气隙的顶端高于或齐平于第一堆叠结构的顶部表面。同时,能够使形成的空气隙的宽度较大。因此,能够降低相邻第一堆叠结构之间的电容,降低相邻第一堆叠结构之间发生编程串扰的几率。从而,能够提高半导体器件的可靠性。
-
公开(公告)号:CN113078099B
公开(公告)日:2023-10-13
申请号:CN202010009502.6
申请日:2020-01-06
IPC分类号: H01L21/764 , H10B41/35 , H01L21/28 , H01L29/423
摘要: 一种NAND闪存器件及其形成方法,方法在形成第一源漏掺杂区之后,刻蚀减薄第一初始间隙壁结构,使第一初始间隙壁结构形成第一间隙壁结构;形成第一间隙壁结构之后,在第一槽中形成底部介质层;形成底部介质层之后,去除第一间隙壁结构,以在底部介层和第一栅极结构之间、以及底部介质层和第二栅极结构之间形成第一开口;在第一开口的内壁和第一开口上、以及底部介质层上形成顶部介质层,第一槽中底部介质层分别和第一栅极结构和第二栅极结构之间具有第一空隙,第一空隙被顶部介质层的材料包裹;形成贯穿顶部介质层和底部介质层的第一导电连接结构,第一导电连接结构与第一源漏掺杂区电学连接。上述的方案,可以提高NAND闪存器件的成品率。
-
公开(公告)号:CN116798942A
公开(公告)日:2023-09-22
申请号:CN202310797796.7
申请日:2023-06-30
申请人: 华虹半导体(无锡)有限公司
IPC分类号: H01L21/762 , H01L21/764
摘要: 本发明提供一种超深沟槽的填充方法,包括提供衬底,在衬底中形成超深沟槽,该超深沟槽包括垂直沟槽和位于垂直沟槽上方的浅沟槽;采用热氧化工艺对超深沟槽进行氧化处理;采用HARP SACVD工艺对超深沟槽进行薄膜淀积填充,在超深沟槽中形成高度不超过浅沟槽的空气间隙;采用HDP工艺淀积填充超深沟槽直至填充完成;将超深沟槽进行平坦化处理。本发明利用HARPSACVD工艺与HDP工艺结合的方法进行超深沟槽的填充,在保证侧壁厚度的同时在超深沟槽中形成高度较低于浅沟槽的空气间隙,提高了器件隔离电压,实现了对超深沟槽的良好填充及电压隔离。
-
公开(公告)号:CN116648057A
公开(公告)日:2023-08-25
申请号:CN202310135851.6
申请日:2023-02-20
申请人: 美光科技公司
IPC分类号: H10B12/00 , H01L29/06 , H01L21/764
摘要: 本公开涉及一种半导体装置和其形成方法。一种设备包含:基底结构,其具有包含多个晶体管的第一部分和包围所述第一部分的第二部分;存储结构,其处于所述基底结构的所述第一部分上,所述存储结构包含多个存储电容器,每个存储电容器耦合到所述多个晶体管中的对应一者;界面结构,其处于所述基底结构的所述第二部分上;以及外围结构,其处于所述界面结构上;其中所述界面结构被划分成多个绝缘膜,且所述多个绝缘膜被布置成彼此远离以在所述基底结构的所述第二部分与所述外围结构之间具有多个空隙。
-
公开(公告)号:CN107887362B
公开(公告)日:2023-07-07
申请号:CN201710911772.4
申请日:2017-09-29
申请人: 三星电子株式会社
IPC分类号: H01L23/522 , H01L21/764 , H01L21/768
摘要: 一种半导体器件包括:在衬底上的第一层间电介质膜;在第一层间电介质膜内在第一方向上分别延伸的第一布线和第二布线,第一布线和第二布线在不同于第一方向的第二方向上彼此相邻;在第一层间电介质膜上的硬掩模图案,硬掩模图案包括开口;以及在第一层间电介质膜内的气隙,气隙在第一方向上包括与开口垂直交叠的第一部分和不与开口交叠的第二部分。
-
公开(公告)号:CN116096069A
公开(公告)日:2023-05-09
申请号:CN202111273068.3
申请日:2021-10-29
申请人: 长鑫存储技术有限公司
IPC分类号: H10B12/00 , H01L21/764
摘要: 本公开提供了一种字线结构及形成方法、半导体结构,涉及存储器技术领域。该字线结构形成方法包括:提供基底,所述基底包括衬底,在所述衬底上形成多个间隔排布的字线沟槽和有源区柱;在所述有源区柱上形成绝缘层,并在相邻的所述绝缘层之间填充第一隔离层;处理所述绝缘层,在处理后的所述绝缘层上形成环形栅极;回刻蚀所述第一隔离层,使所述第一隔离层的顶部低于所述环形栅极的底部;在所述环形栅极的顶部沉积第二隔离层,所述第一隔离层和所述第二隔离层之间形成气隙结构。通过该字线结构形成方法形成的字线结构中的环形栅极之间会形成气隙结构,通过气隙结构可以减小相邻的环形栅极之间的寄生电容,降低了时延噪声,提高了器件的性能。
-
-
-
-
-
-
-
-
-