-
公开(公告)号：CN104008220A
公开(公告)日：2014-08-27
申请号：CN201310061990.5
申请日：2013-02-27
Applicant: 鸿富锦精密工业(深圳)有限公司 , 鸿海精密工业股份有限公司
Inventor： 沈建设
IPC: G06F17/50
CPC classification number: G06F17/5068
Abstract: 一种电路图组件模块文件生成方法，该方法包括：判断指定文件夹中是否有指定名称的第一文件，所述第一文件用于保存电路图中所有组件的组件标号及该组件对应的功能模块标号，所述组件标号用于标识组件，所述功能模块标号用于标识功能模块；当指定文件夹中有指定名称的第一文件时，读取第一文件中所有组件的组件标号及该组件对应的功能模块标号；根据组件对应的功能模块标号将所有组件进行分类；根据分类结果生成每个功能模块对应的模块文件，所述模块文件用于保存每个功能模块中所有的组件。本发明还提供一种电路图组件模块文件生成系统。
-
公开(公告)号：CN101833589B
公开(公告)日：2014-08-13
申请号：CN200910174916.8
申请日：2009-10-29
Applicant: 新思科技有限公司
IPC: G06F17/50
CPC classification number: G06F17/5068 , G06F17/5022 , G06F17/5045
Abstract: 本发明的一些实施例提供了能加速项目启动以及出带的系统和方法。在操作期间，系统可以接收一组技术文件和一组库。然后，系统可以识别所述一组技术文件和一组库中的缺陷。然后，系统可以构建更新工具，使得当计算机系统执行该更新工具时，其能够使所述计算机系统修复技术文件和一组库中的缺陷。此外，系统可以接收由代工厂所执行的一组检查。然后，系统可以构建出带脚本，当该脚本由计算机执行时，其能够使所述计算机对电路设计执行所述一组检查。然后，将更新工具和出带脚本连同电子设计自动化软件提供给客户以加速项目的启动和出带。
-
公开(公告)号：CN103942351A
公开(公告)日：2014-07-23
申请号：CN201310019768.9
申请日：2013-01-19
Applicant: 鸿富锦精密工业(深圳)有限公司 , 鸿海精密工业股份有限公司
IPC: G06F17/50
CPC classification number: G06F17/505 , G06F17/5068 , G06F17/5081
Abstract: 本发明提供一种增加电路板层数的设计系统及设计方法。该方法包括：根据仿真得到的参考电路板中的若干过孔阻抗确定参考电路板中最优化的过孔模型；根据待设计的电路板的厚度、该过孔模型参数，仿真出待设计的电路板中应用过孔模型参数设计的过孔产生的过孔阻抗；在待设计的电路板中的过孔阻抗与参考电路板的最优过孔阻抗的差值的绝对值落入该预定范围之内时，记录对应的待设计的电路板中的反焊盘的数量；以及根据记录反焊盘的数量及待设计的电路板的厚度，确定在待设计的电路板中每隔多少mil需增加一个反焊盘。本发明的设计系统及方法，设计不同层数的电路板时应用同一种过孔模型，调整反焊盘的数量即可，从而节省电路板设计时间。
-
公开(公告)号：CN103917481A
公开(公告)日：2014-07-09
申请号：CN201280026455.X
申请日：2012-03-14
Applicant: 国际商业机器公司
IPC: B81B3/00
CPC classification number: H01H59/0009 , B81B3/001 , B81B7/0006 , B81B2201/016 , B81B2203/0118 , B81B2203/04 , B81C1/0015 , B81C1/00293 , B81C2203/0145 , G06F17/5045 , G06F17/5068 , H01H1/0036 , H01H2001/0057 , Y10T29/49121
Abstract: 提供微机电系统（MEMS）结构、制造方法和设计结构。形成MEMS结构的方法包括在基板上形成固定致动器电极（115）和接触点。该方法还包括在固定致动器电极和接触点之上形成MEMS梁（100）。该方法还包括形成与固定致动器电极的部分对齐的致动器电极阵列（105’），其大小和尺度设置为防止MEMS梁在重复循环后下陷在固定致动器电极上。致动器电极阵列形成为与MEMS梁的下侧和固定致动器电极的表面至少之一直接接触。
-
公开(公告)号：CN102468182B
公开(公告)日：2014-06-18
申请号：CN201110358405.9
申请日：2011-11-11
Applicant: 台湾积体电路制造股份有限公司
IPC: H01L21/336 , G06F17/50 , G03F1/00
CPC classification number: G06F17/5072 , G03F1/00 , G06F17/5068 , H01L29/66795
Abstract: 公开了一种用于通过具有平面型晶体管的器件的第一布局生成具有FinFET的器件的布局的方法。将多个延长芯棒限定在多个有源区域中。在相邻有源区域部分平行并在规定的最小间距内的情况下，将连接元件添加至位于相邻有源区域之间的空间的一部分，从而从一个有源区域至另一有源区域连接芯棒端部。
-
Patent Agency Ranking
公开(公告)号：CN103782483A
公开(公告)日：2014-05-07
申请号：CN201280042633.8
申请日：2012-06-27
Applicant: 矢崎总业株式会社
CPC classification number: H01F38/14 , B60L11/182 , B60L11/1833 , B60L2210/30 , B60L2210/40 , G06F17/5036 , G06F17/5063 , G06F17/5068 , G06F17/5095 , G06F2217/78 , H02J7/025 , H02J17/00 , H02J50/12 , H02J50/90 , Y02T10/7005 , Y02T10/7072 , Y02T10/7241 , Y02T90/12 , Y02T90/121 , Y02T90/122 , Y02T90/125 , Y02T90/127 , Y02T90/14
Abstract: 一种设计电力馈送系统的方法，该方法能够在不调节线圈的尺寸或者其距离时在所期望的共振频率下实现临界耦合并且因此在宽频带上获得高传输效率。这样做出设计：通过调节DC/AC转换器（31）和AC/DC转换器（51）的阻抗，电力馈送单元（3）和电力接收单元（5）的阻抗随着电力馈送螺旋线圈（33）和电力接收螺旋线圈（51）之间的共振频率降低而降低。电力馈送系统能够抑制由于电力馈送螺旋线圈和电力接受螺旋线圈之间的位移引起的传输效率的降低，以由此将具有高效率的电力从电力馈送单元供应到电力接收单元。改变电力馈送单元（3）的可变电感（L1）与电力馈送螺旋线圈（33）并联连接。CPU（9）使用位置传感器（10）来检测电力馈送螺旋线圈和电力接收螺旋线圈（33，51）的中央轴线之间的位移（d），并根据位移（d）调节可变电感（L1）以调节电力馈送单元（3）的阻抗。
-
公开(公告)号：CN103778273A
公开(公告)日：2014-05-07
申请号：CN201310499953.2
申请日：2013-10-22
Applicant: ARM有限公司
Inventor： 格斯·杨 , 马丁·杰·金卡德 , 马林·维尼·小弗雷德里克
IPC: G06F17/50
CPC classification number: G06F17/5072 , G06F17/5068
Abstract: 本发明提供产生包含标准单元及存储器实例的集成电路布图的方法。存储器编译器具有指定电路组件和数据的定义的存储器架构。接收指定所欲存储器实例的特性的输入数据。随后使用存储器编译器以基于输入数据使用指定存储器架构产生所欲存储器实例。提供其内部的每一标准单元定义对应功能组件的标准单元库。在操作的整合增强模式中，存储器编译器引用标准单元库的特性以这样的形式产生所欲存储器实例：该形式在所欲存储器实例被整合至布图中时减小与该存储器实例的边界相关联的面积开销。随后通过从标准单元库中选择的标准单元填充标准单元行来产生布图以提供所需功能组件，并将所欲存储器实例整合至布图中。从而提供产生集成电路布图的面积高效机制。
-
公开(公告)号：CN103635016A
公开(公告)日：2014-03-12
申请号：CN201310286557.1
申请日：2013-07-09
Applicant: 晨星半导体股份有限公司
CPC classification number: H05K1/0213 , G06F17/5068 , G06F17/5077 , H05K1/0219 , H05K1/0245 , H05K1/025 , H05K2201/09336
Abstract: 本发明提供一种电路布图方法以及印刷电路板，该电路布图方法可应用于该印刷电路板，包含：于该印刷电路板上形成一对传输线；以及于该对传输线之间设置一接地线，其中该对传输线与该接地线位于该印刷电路板的同一层，且该接地线使该对传输线具有一特定阻抗。本发明另提供相关的印刷电路板，其包含一电路层、以及用来提供接地的一接地层，而该电路层包含一对传输线、以及设置于该对传输线之间的一接地线，其中该电路层异于该接地层。基于该电路布图方法以及相关的印刷电路板，电子装置能够在符合移动高画质连结对于传输线间阻抗的要求下，大幅降低材料成本。
-
公开(公告)号：CN103577624A
公开(公告)日：2014-02-12
申请号：CN201310022708.2
申请日：2013-01-21
Applicant: 台湾积体电路制造股份有限公司
IPC: G06F17/50
CPC classification number: G06F17/5068 , G06F2217/12 , Y02P90/265
Abstract: 本发明描述了一种优化DFM模拟的方法。该方法包括接收具有特征的集成电路(IC)设计数据，接收具有一个参数或多个参数的工艺数据，执行DFM模拟，以及优化DFM模拟。执行DFM模拟包括使用IC设计数据和工艺数据来生成模拟输出数据。优化DFM模拟包括通过DFM模拟来生成参数或多个参数的性能指数。优化DFM模拟包括在外部循环、中间循环和内部循环中调整参数或多个参数。优化DFM模拟还包括在参数或多个参数的范围以上定位参数或多个参数的性能指数的最低点。本发明还提供了一种优化可制造性设计(DFM)的方法。
-
公开(公告)号：CN103577622A
公开(公告)日：2014-02-12
申请号：CN201210298750.2
申请日：2012-08-21
Applicant: 纬创资通股份有限公司
IPC: G06F17/50
CPC classification number: G06F17/5068 , G06F17/5031 , G06F17/5036 , G06F17/5072 , G06F17/5077 , G06F17/5081 , G06F2217/82
Abstract: 本发明的一实施例提供一种串扰分析方法，由一计算机所执行。该方法包括：执行一布线模拟程序；执行一串扰分析程序；该串扰分析程序自该布线模拟程序的一布线结果取得多个参数；根据这些参数计算一串扰能量值；判断该串扰能量值是否大于一预定值；当该串扰能量值大于该预定值时，产生一布线建议。
-
-
-
-
-
-
-
-
-
Search Results
856
records
(took 0.021 seconds)
