公开(公告)号：CN115394799A

公开(公告)日：2022-11-25

申请号：CN202210054178.9

申请日：2022-01-18

Applicant: 台湾积体电路制造股份有限公司

Inventor： 李东颖 ,  林伯俊 ,  余绍铭 ,  林毓超

IPC: H01L27/24

Abstract: 本发明实施例是有关于一种半导体装置、存储单元和其形成方法。一种存储单元包括存储装置、连接结构、绝缘层以及选择器。连接结构设置在存储装置上并电性连接至存储装置。绝缘层覆盖存储装置和连接结构。选择器位于存储装置上并电性连接至存储装置，其中选择器设置在绝缘层上并通过贯穿绝缘层而连接到连接结构。

公开(公告)号：CN114974355A

公开(公告)日：2022-08-30

申请号：CN202210065633.5

申请日：2022-01-20

Applicant: 台湾积体电路制造股份有限公司

Inventor： 柯文升 ,  刘仁杰 ,  张孟凡 ,  李东颖 ,  蔡劲

IPC: G11C13/00

Abstract: 本公开提供一种控制电路、存储器系统及控制方法。控制电路用以控制存储器阵列的多个存储单元。控制电路包括程式化控制器。程式化控制器经组态以根据数据型态的第一比特的容许误差，程式化存储单元的第一电气特性分布以及第二电气特性分布。其中第一电气特性分布及第二电气特性分布之间的第一重迭面积小于第一预设值。

公开(公告)号：CN114664882A

公开(公告)日：2022-06-24

申请号：CN202210087798.2

申请日：2022-01-25

Applicant: 台湾积体电路制造股份有限公司

Inventor： 徐振峰 ,  李乾铭 ,  李东颖 ,  吴政宪 ,  李亨元 ,  鲍新宇

IPC: H01L27/24

Abstract: 一个存储器装置包括衬底、设置在衬底之上的晶体管、设置在晶体管之上且电性连接至晶体管的内连线结构，以及设置在内连线结构的两个相邻的金属化层之间的存储器堆叠。存储器堆叠包括设置在衬底之上且电性连接到位线的底部电极、设置在底部电极之上的存储器层、设置在存储器层之上的选择器层，以及设置在选择器层之上且电性连接到字线的顶部电极。此外，至少一个防潮层提供为与选择器层相邻并实体接触选择器层，且至少一个防潮层包括非晶材料。

公开(公告)号：CN109585555B

公开(公告)日：2022-05-03

申请号：CN201810911580.8

申请日：2018-08-10

Applicant: 台湾积体电路制造股份有限公司

Inventor： 余绍铭 ,  李东颖 ,  云惟胜 ,  杨富祥

IPC: H01L29/78 ,  H01L29/06 ,  H01L21/336

Abstract: 制造半导体器件的方法，包括：在半导体衬底上方形成具有第一组成的第一半导体层，以及在第一半导体层上方形成具有第二组成的第二半导体层。在第二半导体层上方形成具有第一组成的另一第一半导体层。在另一第一半导体层上方形成具有第三组成的第三半导体层。图案化第一半导体层、第二半导体层和第三半导体层以形成鳍结构。去除第三半导体层的部分，从而形成包括第二半导体层的纳米线，并且形成围绕纳米线导电材料。第一半导体层、第二半导体层和第三半导体层包括不同的材料。本发明实施例涉及制造半导体器件的方法和半导体器件。

公开(公告)号：CN113782531A

公开(公告)日：2021-12-10

申请号：CN202111074018.2

申请日：2017-06-01

Applicant: 台湾积体电路制造股份有限公司

Inventor： 李东颖 ,  叶致锴 ,  李宗霖 ,  杨育佳 ,  萧孟轩

IPC: H01L27/088 ,  H01L21/8234

Abstract: 本申请的实施例涉及包括FinFET的半导体器件，包括：第一FinFET，包括沿第一方向延伸的第一鳍结构和第一源/漏外延结构；第二FinFET，包括沿第一方向延伸的第二鳍结构和第二源/漏外延结构；第一介电层，分隔第一和第二源/漏外延结构；以及第一源/漏接触件，接触第一源/漏外延结构，其中：第一FinFET仅包括一个鳍结构，第一源/漏外延结构在沿着与第一方向垂直的第二方向的截面中相对于第一鳍结构是不对称的，第一源/漏接触件接触第一源/漏外延结构的顶面和一个侧面并且接触隔离绝缘层，以及第二介电层与第一源/漏外延结构的另一侧面接触。

公开(公告)号：CN113130743A

公开(公告)日：2021-07-16

申请号：CN202110389979.6

申请日：2021-04-12

Applicant: 台湾积体电路制造股份有限公司

Inventor： 林毓超 ,  李东颖

IPC: H01L45/00 ,  G11C16/04

Abstract: 提供一种存储单元及形成所述存储单元的方法。存储单元包括底部电极、顶部电极、储存元件层及保护层。储存元件层设置在底部电极与顶部电极之间。保护层覆盖储存元件层及顶部电极，且保护层的材料衍生自储存元件层。还提供一种具有存储单元的半导体器件。

公开(公告)号：CN113130654A

公开(公告)日：2021-07-16

申请号：CN202011609073.2

申请日：2020-12-30

Applicant: 台湾积体电路制造股份有限公司

Inventor： 江宏礼 ,  林毓超 ,  郑兆钦 ,  陈自强 ,  李东颖

IPC: H01L29/78 ,  H01L29/06 ,  H01L29/423 ,  H01L21/336

Abstract: 本公开提供半导体装置结构及其形成方法。半导体装置结构包含基底。半导体装置结构包含在基底上方的第一纳米结构。半导体装置结构包含在基底上方并围绕第一纳米结构的栅极堆叠。半导体装置结构包含在基底上方的第一源极/漏极结构和第二源极/漏极结构。栅极堆叠在第一源极/漏极结构和第二源极/漏极结构之间。半导体装置结构包含内间隔层，内间隔层覆盖第一源极/漏极结构的侧壁并部分地位于栅极堆叠和第一源极/漏极结构之间。第一纳米结构穿过内间隔层。半导体装置结构包含在栅极堆叠上方并延伸到内间隔层中的介电结构。

公开(公告)号：CN112750817A

公开(公告)日：2021-05-04

申请号：CN202011104493.5

申请日：2020-10-15

Applicant: 台湾积体电路制造股份有限公司

Inventor： 林毓超 ,  云惟胜 ,  李东颖

IPC: H01L27/088 ,  H01L21/8234

Abstract: 本公开提供一种半导体装置结构。半导体装置结构包括一第一鳍部结构及一第二鳍部结构，形成于一基底上方。半导体装置结构包括一第一栅极结构，形成于第一鳍部结构上方，且第一栅极结构包括一栅极介电层的第一部分及一填充层的第一部分。半导体装置结构还包括形成于第二鳍部结构上方的一第二栅极结构以及位于第一栅极结构与第二栅极结构之间的一第一隔离密封层。第一隔离密封层直接接触栅极介电层的第一部分与填充层的第一部分。

公开(公告)号：CN112133823A

公开(公告)日：2020-12-25

申请号：CN202010337594.0

申请日：2020-04-26

Applicant: 台湾积体电路制造股份有限公司

Inventor： 林毓超 ,  卡罗斯·H·迪亚兹 ,  余绍铭 ,  李东颖

IPC: H01L45/00 ,  H01L43/08 ,  H01L43/12 ,  H01L27/11507

Abstract: 本发明实施例提供一种存储单元和其形成方法。存储单元包含底部电极、蚀刻停止层、可变电阻层以及顶部电极。蚀刻停止层安置在底部电极上。可变电阻层嵌入在蚀刻停止层中且与底部电极接触。顶部电极安置在可变电阻层上。还提供一种具有存储单元的半导体器件。

公开(公告)号：CN111863867A

公开(公告)日：2020-10-30

申请号：CN202010313831.X

申请日：2020-04-20

Applicant: 台湾积体电路制造股份有限公司

Inventor： 李东颖 ,  余绍铭 ,  王梓仲

IPC: H01L27/24

Abstract: 在一些实施例中，提供一种形成集成晶片(IC)的方法。此方法包括在基板上形成层间介电层。第一开口形成于层间介电层及集成晶片的第一区域中。第二开口形成于层间介电层及集成晶片的第二区域中。第一高介电常数介电层形成为内衬第一开口及第二开口。第二介电层形成于第一高介电常数介电层上，并且内衬于第一区域及第二区域中的第一高介电常数介电层。从第一区域去除第二高介电常数介电层。导电层形成于第一高介电常数介电层及第二高介电常数介电层上，其中导电层接触第一区域中的第一高介电常数介电层并接触第二区域中的第二高介电常数介电层。