一种抗单粒子瞬态冗余滤波器电路

    公开(公告)号:CN103888099A

    公开(公告)日:2014-06-25

    申请号:CN201310577100.6

    申请日:2013-11-18

    Abstract: 本发明涉及一种抗单粒子瞬态冗余滤波器电路,由延迟单元、双输入反相器和冗余单元组成,其中延迟单元采用反相器链或电阻电容等结构,实现对输入信号的延迟;双输入反相器单元可根据输入两路信号的异同性做出相应输出;冗余单元有两种不同的实现方式,第一种为反相器结构,其输入为延迟单元输出;第二种为与主路相同的电路结构,其输入为输入信号以及延迟单元的输出,提供不受主路干扰的冗余信号;本发明冗余滤波器电路可以彻底消除发生于输入信号上的脉冲宽度小于缓冲器内部设定的延迟时间的单粒子瞬态脉冲以及发生于冗余滤波器内部的单粒子脉冲瞬态脉冲,有效的保护例如时钟、复位、数据等关键信号,具有良好的单粒子瞬态免疫功能,以较小的电路开销实现抑制单粒子瞬态脉冲产生和传播。

    一种更少敏感节点的抗单粒子翻转锁存器电路结构

    公开(公告)号:CN119298901A

    公开(公告)日:2025-01-10

    申请号:CN202411211963.6

    申请日:2024-08-30

    Abstract: 本发明公开了一种更少敏感节点的抗单粒子翻转锁存器电路结构,包括:时钟滤波电路、延时滤波电路、锁存电路和堆叠反相器电路。时钟滤波电路用于过滤时钟端的单粒子瞬态脉冲并向所述的锁存电路提供时钟信号。延时滤波电路用于过滤数据端单粒子瞬态脉冲并向所述的锁存电路提供输入信号。锁存电路用于实现数据传输与锁存,并维持锁存状态下单粒子辐射后输出信号正确状态与电平纠正。堆叠反相器电路用于提供反相信号。设计的锁存器电路可实现单粒子瞬态加固与单粒子瞬态脉冲过滤,电路敏感节点少,加固效果好且简单易实现。

    一种自恢复的抗单粒子多位翻转锁存器电路结构

    公开(公告)号:CN119210404A

    公开(公告)日:2024-12-27

    申请号:CN202411202455.1

    申请日:2024-08-29

    Abstract: 本发明公开了一种自恢复的抗单粒子多位翻转锁存器电路结构,包括:时钟控制反相器电路、锁存单元、SEU监控单元、输出控制单元和反相器电路。第一时钟控制反相器电路的输出端接第一锁存单元的输入端和SEU监控单元的输入端;第二时钟控制反相器电路的输出端接第一锁存单元的输入端和SEU监控单元的输入端;第一锁存单元的输出端接SEU监控单元的输入端和输出控制单元的输入端;第三时钟控制反相器电路和第四时钟控制反相器电路的输出端分别接第二锁存单元的两个输入端;第二锁存单元的输出端接输出控制单元的输入端;SEU监控单元的输出端接输出控制单元的输入端。本发明具有良好的单粒子加固能力,可实现抗单粒子多位翻转加固。

    一种基于存储单元单向编程的存储器写保护电路

    公开(公告)号:CN118380030A

    公开(公告)日:2024-07-23

    申请号:CN202410352570.0

    申请日:2024-03-26

    Abstract: 一种基于存储单元单向编程的存储器写保护电路,包括:写保护配置信息存储位,用于接收写保护状态配置信号IN1和IN2并存储写保护状态配置数据;或非门读取控制模块用于接收IN1和IN2并控制写保护配置信息存储位中数据读取通路的开闭;单向编程供电模块用于提供单向编程操作所需电压或电流;灵敏放大器数据读取模块用于读取写保护状态配置数据;逻辑判断模块判断处理写保护状态配置数据,输出写保护控制信号;并入逻辑模块用于接收写保护控制信号,逻辑运算后生成写使能输入信号EN_in;主存储器模块判断主存储器模块是否被允许进行写操作。本发明既可实现存储器的永久写保护功能,也能在启用写保护功能之前允许用户进行存储器存储信息的足够多次编程调试。

    带Forming保护的RRAM存储器写电路
    88.
    发明公开

    公开(公告)号:CN117976013A

    公开(公告)日:2024-05-03

    申请号:CN202311523868.5

    申请日:2023-11-15

    Abstract: 本发明属于集成电路领域,具体涉及了一种带Forming保护的RRAM存储器写电路,旨在解决现有的低电压CMOS器件设计的RRAM存储器的写电路在确保写操作过程中不出现超过晶体管耐压能力的可靠性不足的问题。本发明包括:阻变器件、选通NMOS管和选通开关组;阻变器件的两端分别连接位线BL和选通NMOS管的漏级;选通NMOS管的源极连接源线SL;所述选通开关组包括第一部分和第二部分;所述位线BL连接至第一部分;所述源线SL连接至第二部分。本发明降低了电路功耗,使电路可以通过采用低压小线宽晶体管提升电路的集成度和读写速度,使新型存储器RRAM可以采用更小工艺节点,实现更大容量、更高速度和更低功耗。

Patent Agency Ranking