一种碳化硅功率器件堆叠栅介质及制造方法

    公开(公告)号:CN110729353B

    公开(公告)日:2023-02-03

    申请号:CN201910954352.3

    申请日:2019-10-09

    Abstract: 本发明公开一种碳化硅功率器件AlON/Al2O3堆叠栅介质,所述电容结构包括:SiC衬底、堆叠栅介质层和正负金属电极;在所述SiC衬底层上设有SiC外延层;所述堆叠栅介质层包括Al2O3过渡层和AlON介质层;所述SiC外延层上设有所述Al2O3过渡层,所述Al2O3过渡层上设有所述AlON介质层;所述正负电极分别从所述AlON介质层的表面和所述SiC衬底的背面连接。本发明与应用厚度为50nm的SiO2介质层的常规器件比较,可以提高栅介质的临界击穿电场,提高了器件的可靠性。

    平面栅功率MOSFET抗单粒子烧毁器件及制备方法

    公开(公告)号:CN115117053A

    公开(公告)日:2022-09-27

    申请号:CN202210799050.5

    申请日:2022-07-06

    Abstract: 本发明公开了一种平面栅功率MOSFET抗单粒子烧毁器件及制备方法,本发明在半导体功率器件的颈区金属电极下方设有集成二极管;在源(阳)极区域刻蚀一个深沟槽并形成金属电极;N+源区与P‑body区之间形成源极缓冲层。采用本发明的技术方案,可以大大提高了对重离子入射产生的电子‑空穴对的吸收效率,使寄生BJT难以导通;同时可降低器件内部电流密度,从而降低因电流热效应而产生的热量,能够在不牺牲基础电学特性的前提下显著提高器件的抗单粒子烧毁能力。

    具有抗单粒子烧毁能力的肖特基二极管器件及制备方法

    公开(公告)号:CN115084281A

    公开(公告)日:2022-09-20

    申请号:CN202210724652.4

    申请日:2022-06-23

    Abstract: 本发明公开一种具有抗单粒子烧毁能力的肖特基二极管器件及制备方法,包括:N+衬底层;N型不同浓度多缓冲层,位于N+衬底层上;P型区,包括:P+区和P‑缓冲层,P‑缓冲层位于P+区下方;N型场截止层,位于P‑缓冲层下方;N‑漂移区,包括位于N型场截止层之上的第二N‑漂移区和位于N型多缓冲层之上的第一N‑漂移区;沟槽,位于P+区上方,沟槽内部填充金属。采用本发明的技术方案,当重离子入射时,可以大大降低肖特基接触表面和N‑/N+同质结处的电场峰值、载流子碰撞电离产生率和瞬态电流,从而降低器件表面和内部的晶格温度,使器件的单粒子烧毁安全工作区得到显著提高。

    一种SiC MOSFET SPICE行为模型构建方法和装置

    公开(公告)号:CN113191104A

    公开(公告)日:2021-07-30

    申请号:CN202110562706.7

    申请日:2021-05-24

    Abstract: 本发明公开一种SiC MOSFET SPICE行为模型构建方法和装置,包括:步骤1、采用沟道电流模型Ids表征SiC MOSFET内核;步骤2、采用受控源对非线性栅漏电容Cgd的电流进行建模,将SiC MOSFET内核的非线性栅漏电容Cgd的电流作为非线性栅漏电容Cgd微分环节和随电压非线性变化的函数f(V)的乘积;步骤3、将SiC MOSFET内核的非线性漏源电容Cds表征为压控电流源GD、导通电阻RD和结电容CJ;采用GD和RD定义二极管的静态特性,采用CJ描述二极管的动态特性。采用本发明的技术方案,可对SiC MOSFET中非线性元器件的等效电路精确描述。

    一种适用于功率半导体器件的抗单粒子烧毁结构

    公开(公告)号:CN110429077B

    公开(公告)日:2021-02-09

    申请号:CN201910786441.1

    申请日:2019-08-23

    Abstract: 本发明公开了一种适用于功率半导体器件的抗单粒子烧毁结构,包括外延层,所述外延层第一主面设有有源区和栅极结构,所述有源区和栅极结构上设有栅极金属层;所述外延层第二主面设有衬底层,所述衬底层上设有漏极金属层;所述有源区与所述衬底层之间的外延层形成漂移区;所述有源区设有纵向深沟槽,所述深沟槽内设有源极金属层;所述源极金属层底部设有P型区;本发明在器件关闭状态下由重离子引起的瞬态电流主要通过深沟槽电极进行泄放,大幅度降低作用于寄生BJT的瞬态电流,使寄生BJT难以导通,从而有效提高了功率半导体器件的抗SEB性能;而深沟槽电极的引入不会对器件沟道区及反向耐压区域产生任何影响,因此器件的基本电学特性不受任何影响。

    一种高转换增益和低串扰的像素探测器

    公开(公告)号:CN109904272B

    公开(公告)日:2021-02-09

    申请号:CN201910062429.6

    申请日:2019-01-23

    Abstract: 本发明公开了一种高转换增益和低串扰的像素探测器,包括:低阻硅层(电路层)、埋氧层、高阻n型衬底、背部电极、n+探测阱、n+探测阱读出电极、埋p阱引出电极、埋p阱、背部深埋p阱;本发明可以有效抑制背栅效应以及传感器与电路之间的串扰;降低全耗尽电压;有效降低电荷收集端的敏感节点电容,提高转换增益。

    一种4H-SiC沟槽绝缘栅双极型晶体管

    公开(公告)号:CN111524970A

    公开(公告)日:2020-08-11

    申请号:CN202010023544.5

    申请日:2020-01-09

    Abstract: 本发明提出了一种4H‑SiC沟槽绝缘栅双极型晶体管,包括N‑电压阻挡层、N‑型缓冲层、P型沟道区、P+欧姆接触区、N+发射区、P+集电极区、沟槽栅极以及栅极氧化层等;本发明相对于传统结构,主要提出了在集电极将P+集电区深入到了N‑型的电压阻挡层,同时也引入了间隔分布的p‑poly/p‑SiC异质结。由于新结构中将P+集电区深入到了N‑型电压阻挡层的内部,所以器件正常工作时其可以进行正常的空穴注入,从而改善正向特性;同时由于集电极区域引入了异质结,其为N‑电压阻挡层中载流子的泄放提供了额外的低阻通路,所以器件关断时电子的泄放速度明显加快,进而减小了拖尾电流,降低了关断损耗。

    阶梯型微沟槽中子探测器及制备方法

    公开(公告)号:CN111490124A

    公开(公告)日:2020-08-04

    申请号:CN202010239074.6

    申请日:2020-03-30

    Abstract: 本发明提出了一种阶梯型微沟槽中子探测器及制备方法,该结构首先通过刻蚀技术在半导体器件内部制作一个宽度较窄的沟槽,之后在深沟槽区域内进行第二次刻蚀制作一个宽度较宽的沟槽从而形成一个阶梯型微沟槽结构(可采用多次刻蚀形成多阶梯型微沟槽结构),最终采用角旋转离子注入技术在沟槽侧壁及底部形成均匀的掺杂分布。一方面,阶梯型沟槽结构通过优化沟槽间距可以提高器件中子反应物的填充量,从而提高器件的中子探测效率。另一方面,阶梯型沟槽结构还可以优化沟槽底部的电场分布,使探测器的击穿电压提高。此外,阶梯型沟槽结构可以提高探测器灵敏区电场值,进而提高电荷收集率并降低收集时间。

Patent Agency Ranking