公开(公告)号：CN102160143B

公开(公告)日：2013-05-29

申请号：CN201080002667.5

申请日：2010-04-27

Applicant: 住友电气工业株式会社

Inventor： 佐佐木信 ,  原田真 ,  西口太郎 ,  藤原伸介 ,  并川靖生

IPC: H01L21/02 ,  C30B29/36 ,  H01L21/20

CPC classification number: H01L29/7802 ,  C30B23/00 ,  C30B29/36 ,  C30B33/06 ,  H01L21/02378 ,  H01L21/02529 ,  H01L21/2007 ,  H01L29/045 ,  H01L29/0878 ,  H01L29/1608 ,  H01L29/66068 ,  H01L29/7395

Abstract: 准备具有第一后侧表面(B1)的第一碳化硅衬底(11)和具有第二后侧表面(B2)的第二碳化硅衬底。放置第一碳化硅衬底(11)和第二碳化硅衬底(12)，以在一个方向上露出第一后侧表面(B1)和第二后侧表面(B2)中的每个。形成连接部(50)，以将第一后侧表面(B1)和第二后侧表面(B2)彼此连接。形成连接部(50)的步骤包括使用在所述一个方向上供给升华物的升华法在第一后侧表面(B1)和第二后侧表面(B2)的每个上形成由碳化硅制成的生长层(30)的步骤。

公开(公告)号：CN102869817A

公开(公告)日：2013-01-09

申请号：CN201280001235.1

申请日：2012-02-15

Applicant: 住友电气工业株式会社

Inventor： 井上博挥 ,  原田真 ,  堀勉 ,  藤原伸介

IPC: C30B33/06 ,  C30B29/36 ,  H01L21/02 ,  H01L21/20 ,  H01L21/336 ,  H01L29/12 ,  H01L29/78

CPC classification number: C30B29/36 ,  C30B33/06 ,  H01L21/187 ,  H01L29/045 ,  H01L29/1608 ,  H01L29/7827

Abstract: 第一单晶衬底（11）具有第一侧表面且由碳化硅构成。第二单晶衬底（12）具有与第一侧表面相对的第二侧表面且由碳化硅构成。接合部（BD），在第一和第二侧表面之间，使第一和第二侧表面彼此连接且由碳化硅构成。接合部的至少一部分具有多晶结构。因此，可以提供一种能够以高产量制造半导体器件的大尺寸碳化硅衬底。

公开(公告)号：CN102465343A

公开(公告)日：2012-05-23

申请号：CN201110359911.X

申请日：2011-11-14

Applicant: 住友电气工业株式会社

Inventor： 藤原伸介 ,  上松康二 ,  山本喜之 ,  佐藤一成

IPC: C30B29/38 ,  C30B25/02 ,  C30B25/18 ,  H01L33/00

CPC classification number: C30B29/406 ,  C30B25/02 ,  H01L33/007 ,  H01L33/0079

Abstract: 本发明提供一种制造GaN基膜的方法，所述方法包括准备复合衬底的步骤，所述复合衬底包含支持衬底和布置在所述支持衬底的主表面侧上的单晶膜，在所述支持衬底中主表面的热膨胀系数比GaN晶体在a轴方向上的热膨胀系数的0.8倍大且比其1.0倍小，所述单晶膜相对于垂直于所述单晶膜的主表面的轴呈三重对称；以及在所述复合衬底中的所述单晶膜的所述主表面上形成GaN基膜的步骤，所述复合衬底中的所述单晶膜为SiC膜。由此，提供了一种制造GaN基膜的方法，所述方法能够制造具有大主表面积和较少翘曲而不会在衬底中产生裂纹的GaN基膜。

公开(公告)号：CN102465342A

公开(公告)日：2012-05-23

申请号：CN201110358558.3

申请日：2011-11-14

Applicant: 住友电气工业株式会社

Inventor： 藤原伸介 ,  上松康二 ,  山本喜之 ,  佐藤一成

IPC: C30B29/38 ,  H01L21/20

CPC classification number: C30B29/406 ,  C30B25/02 ,  C30B25/18 ,  H01L21/02378 ,  H01L21/02458 ,  H01L21/0254 ,  H01L21/0262 ,  H01L21/02658 ,  H01L33/007

Abstract: 本发明提供一种制造GaN基膜的方法，所述方法包括准备复合衬底的步骤，所述复合衬底包含支持衬底和布置在所述支持衬底的主表面侧上的单晶膜，在所述支持衬底中主表面的热膨胀系数比GaN晶体在a轴方向上的热膨胀系数的1.0倍大且比其1.2倍小，所述单晶膜相对于垂直于所述单晶膜的主表面的轴呈三重对称；以及在所述复合衬底中的所述单晶膜的所述主表面上形成GaN基膜的步骤，所述复合衬底中的所述单晶膜为SiC膜。由此，提供了一种制造GaN基膜的方法，所述方法能够制造具有大主表面积和较少翘曲的GaN基膜。

公开(公告)号：CN102422425A

公开(公告)日：2012-04-18

申请号：CN201080020696.4

申请日：2010-04-27

Applicant: 住友电气工业株式会社

Inventor： 和田圭司 ,  原田真 ,  增田健良 ,  穗永美纱子 ,  西口太郎 ,  佐佐木信 ,  藤原伸介 ,  并川靖生

IPC: H01L29/739 ,  H01L21/02 ,  H01L21/20 ,  H01L21/336 ,  H01L29/12 ,  H01L29/78

CPC classification number: H01L29/7802 ,  C30B23/00 ,  C30B29/36 ,  C30B33/06 ,  H01L21/02378 ,  H01L21/02529 ,  H01L21/2007 ,  H01L29/045 ,  H01L29/0878 ,  H01L29/1608 ,  H01L29/66068 ,  H01L29/7395

Abstract: 本发明公开了一种IGBT(100)，其为能降低导通电阻并同时抑制缺陷产生的垂直型IGBT，且包含：碳化硅衬底(1)、漂移层(3)、阱区(4)、n+区(5)、发射极接触电极(92)、栅氧化物膜(91)、栅极(93)以及集电极(96)。所述碳化硅衬底(1)包含：由碳化硅制成并具有p型导电性的基础层(10)；和由单晶碳化硅制成并布置在所述基础层(10)上的SiC层(20)。所述基础层(10)具有超过1×1018cm-3的p型杂质浓度。

公开(公告)号：CN102422402A

公开(公告)日：2012-04-18

申请号：CN201080020501.6

申请日：2010-04-27

Applicant: 住友电气工业株式会社

Inventor： 藤川一洋 ,  原田真 ,  西口太郎 ,  佐佐木信 ,  并川靖生 ,  藤原伸介

IPC: H01L21/337 ,  H01L21/02 ,  H01L21/20 ,  H01L29/808

CPC classification number: H01L29/1608 ,  H01L29/32 ,  H01L29/66068 ,  H01L29/808

Abstract: 一种JFET(100)，该JFET是用于使能制造成本降低的半导体器件，该JFET包括：碳化硅衬底(1)；有源层(8)，其由单晶碳化硅制成并且设置在所述碳化硅衬底(1)的一个主表面上；源电极(92)，其设置在所述有源层(8)上；以及漏电极(93)，其形成在所述有源层(8)上并且与所述源电极(92)分隔开。所述碳化硅衬底(1)包括：基底层(10)，其由单晶碳化硅制成，以及SiC层(20)，其由单晶碳化硅制成并且设置在所述基底层(10)上。所述SiC层(20)具有的缺陷密度小于所述基底层(10)的缺陷密度。

公开(公告)号：CN102395715A

公开(公告)日：2012-03-28

申请号：CN201080016844.5

申请日：2010-09-28

Applicant: 住友电气工业株式会社

Inventor： 西口太郎 ,  佐佐木信 ,  原田真 ,  冲田恭子 ,  井上博挥 ,  藤原伸介 ,  并川靖生

IPC: C30B29/36 ,  C30B33/06

CPC classification number: C30B29/36 ,  C30B33/06

Abstract: 准备至少一个单晶衬底(11)和支撑部(30)，每个单晶衬底具有背面(B1)并且由碳化硅制成，所述支撑部具有主面(FO)并且由碳化硅制成。在这个准备步骤中，通过机械加工来形成所述背面(B1)和所述主面(FO)中的至少一个。通过这个形成步骤，在所述背面(B1)和所述主面(FO)中的至少一个上形成具有晶体结构变形的表面层。至少部分地去除所述表面层。在这个去除步骤之后，将所述背面(B1)和所述主面(FO)彼此连接。

公开(公告)号：CN102330151A

公开(公告)日：2012-01-25

申请号：CN201110251381.7

申请日：2008-12-01

Applicant: 住友电气工业株式会社

Inventor： 藤原伸介 ,  吉田浩章

IPC: C30B29/38 ,  H01L33/00

CPC classification number: H01L29/32 ,  C30B19/02 ,  C30B23/02 ,  C30B25/02 ,  C30B29/406 ,  H01L21/02389 ,  H01L21/0243 ,  H01L21/02458 ,  H01L21/0254 ,  H01L21/0262 ,  H01L21/02625 ,  H01L21/02658 ,  H01L33/0075 ,  H01L33/025

Abstract: 本发明提供了一种发光器件制造方法，其特征在于，在III族氮化物晶体衬底上形成至少单层的III族氮化物层，所述III族氮化物晶体衬底具有表面积不小于10cm2的主面，其中，在主面的除了从其外周到距离该外周5mm范围内的外周边缘区域之外的主要区域中，总位错密度是1×104cm-2至3×106cm-2，并且螺旋位错密度对所述总位错密度的比率是0.5以上。优选地，所述螺旋位错密度对所述总位错密度的比率是0.9以上。所制得的发光器件具有高发光强度。

公开(公告)号：CN102160143A

公开(公告)日：2011-08-17

申请号：CN201080002667.5

申请日：2010-04-27

Applicant: 住友电气工业株式会社

Inventor： 佐佐木信 ,  原田真 ,  西口太郎 ,  藤原伸介 ,  并川靖生

IPC: H01L21/02 ,  C30B29/36 ,  H01L21/20

CPC classification number: H01L29/7802 ,  C30B23/00 ,  C30B29/36 ,  C30B33/06 ,  H01L21/02378 ,  H01L21/02529 ,  H01L21/2007 ,  H01L29/045 ,  H01L29/0878 ,  H01L29/1608 ,  H01L29/66068 ,  H01L29/7395

Abstract: 准备具有第一后侧表面(B1)的第一碳化硅衬底(11)和具有第二后侧表面(B2)的第二碳化硅衬底。放置第一碳化硅衬底(11)和第二碳化硅衬底(12)，以在一个方向上露出第一后侧表面(B1)和第二后侧表面(B2)中的每个。形成连接部(50)，以将第一后侧表面(B1)和第二后侧表面(B2)彼此连接。形成连接部(50)的步骤包括使用在所述一个方向上供给升华物的升华法在第一后侧表面(B1)和第二后侧表面(B2)的每个上形成由碳化硅制成的生长层(30)的步骤。

公开(公告)号：CN102011191A

公开(公告)日：2011-04-13

申请号：CN201010243313.1

申请日：2010-07-30

Applicant: 住友电气工业株式会社

Inventor： 藤原伸介 ,  上松康二 ,  长田英树 ,  中畑成二

IPC: C30B29/40 ,  H01L21/20

CPC classification number: H01L29/2003 ,  C30B25/20 ,  C30B29/406 ,  H01L21/02389 ,  H01L21/02433 ,  H01L21/0254 ,  H01L29/36 ,  H01L33/0075 ,  H01L33/16

Abstract: 本发明提供GaN单晶衬底、基于GaN的半导体器件及它们的制造方法。所述GaN单晶衬底具有面积为10cm2以上的主面，所述主面具有相对于(0001)面和(000-1)面中的一个面以65°～85°倾斜的面取向，所述衬底具有在所述主面中载流子浓度基本均匀分布、在所述主面中位错密度基本均匀分布和光弹性变形值不超过5×10-5中的至少一种特性，所述光弹性变形值通过在25℃环境温度下在垂直于所述主面施加光时在所述主面中任意点处的光弹性测得。因此，能够获得GaN单晶衬底，所述GaN单晶衬底适用于制造具有小的特性偏差的基于GaN的半导体器件。