公开(公告)号：CN104103318B

公开(公告)日：2019-11-05

申请号：CN201410148555.0

申请日：2014-04-14

Applicant: 三星电子株式会社

Inventor： 南尚完 ,  朴起台

IPC: G11C16/34

Abstract: 在一个实施例中，方法包括，在存储控制器处，基于存储器的块的编程/擦除周期计数来确定存储器的所选择的页的状况。存储器的块包括所选择的页。编程/擦除周期计数指示所述块已经被擦除的次数。状况是从多个状况状态中选择的。状况状态包括正常状态、弱状态和坏状态。

公开(公告)号：CN104252880B

公开(公告)日：2019-09-10

申请号：CN201410301698.0

申请日：2014-06-27

Applicant: 三星电子株式会社

Inventor： 南尚完 ,  朴起台 ,  朴贤郁 ,  李栽均

IPC: G11C16/06 ,  G11C16/28

Abstract: 一种读取非易失性存储器设备的方法，包括：向非易失性存储器设备的被选字线施加读取电压；向非易失性存储器设备的未被选字线施加读取通过电压；感测连接到被选字线的存储单元的状态；以及在感测之后向被选字线施加读取通过电压。

公开(公告)号：CN110070900A

公开(公告)日：2019-07-30

申请号：CN201910348259.8

申请日：2014-05-09

Applicant: 三星电子株式会社

Inventor： 南尚完 ,  朴起台

IPC: G11C16/04 ,  G11C16/16 ,  G11C16/34

Abstract: 本发明涉及一种具有不同的伪字线的三维快闪存储器件和数据储存设备。一种三维(3D)快闪存储器，包括：被布置在地选择线和最低主字线之间的第一伪字线，以及被布置在串选择线和最高主字线之间的具有不同的字线配置的第二伪字线。

公开(公告)号：CN104143358B

公开(公告)日：2019-07-12

申请号：CN201410195246.9

申请日：2014-05-09

Applicant: 三星电子株式会社

Inventor： 南尚完 ,  朴起台

IPC: G11C16/10 ,  G11C16/24

CPC classification number: G11C16/0483 ,  G11C16/08 ,  G11C16/10 ,  G11C16/16 ,  G11C16/3427

Abstract: 本发明涉及一种具有不同的伪字线的三维快闪存储器件和数据储存设备。一种三维(3D)快闪存储器，包括：被布置在地选择线和最低主字线之间的第一伪字线，以及被布置在串选择线和最高主字线之间的具有不同的字线配置的第二伪字线。

公开(公告)号：CN107342291A

公开(公告)日：2017-11-10

申请号：CN201710122841.3

申请日：2017-03-03

Applicant: 三星电子株式会社

Inventor： 黄喆珍 ,  任琫淳 ,  朴起台

IPC: H01L27/1157

CPC classification number: H01L27/11573 ,  H01L27/0266 ,  H01L27/11565 ,  H01L27/1157 ,  H01L27/11575 ,  H01L27/11582

Abstract: 提供了一种非易失性存储装置，所述非易失性存储装置包括基板、在基板上的存储单元阵列、多个结合焊盘和焊盘电路。存储单元阵列包括沿竖直方向堆叠在基板上的多个栅极导电层以及贯穿在基板的上部上的所述多个栅极导电层的多个沟道。所述多个结合焊盘在存储单元阵列的上部的至少一部分上。所述多个结合焊盘被构造成使非易失性存储装置电连接到外部装置。焊盘电路在基板和存储单元阵列之间。焊盘电路电连接到所述多个结合焊盘中的至少一个。

公开(公告)号：CN102157204B

公开(公告)日：2016-05-11

申请号：CN201010622089.7

申请日：2010-12-30

Applicant: 三星电子株式会社

Inventor： 尹翔镛 ,  尹铉竣 ,  金甫根 ,  朴起台 ,  金武星

IPC: G11C16/34

CPC classification number: G11C16/3459 ,  G11C11/56 ,  G11C11/5671 ,  G11C16/10 ,  G11C16/3454

Abstract: 一种对闪速存储器件进行编程的方法，包括：对选定的存储单元编程；执行验证操作，以确定选定的存储单元是否达到了目标编程状态；以及基于与检测初始编程状态的编程期间的合格比特相关联的编程特性，来确定验证操作的起始点。

公开(公告)号：CN101630531B

公开(公告)日：2014-09-10

申请号：CN200910166966.1

申请日：2009-06-23

Applicant: 三星电子株式会社

Inventor： 朴起台 ,  金杜坤 ,  金武星 ,  金汉洙

IPC: G11C16/14 ,  G11C16/10 ,  G11C16/02

CPC classification number: G11C16/0483 ,  G11C16/16

Abstract: 在一个实施例中，一种包含至少具有串联的第一和第二可编程晶体管的存储阵列的存储器的擦除方法包括：在擦除操作期间限制从第一可编程晶体管进入到第二可编程晶体管的电子流动。

公开(公告)号：CN103578523A

公开(公告)日：2014-02-12

申请号：CN201310311596.2

申请日：2013-07-23

Applicant: 三星电子株式会社

Inventor： 崔明勋 ,  郑宰镛 ,  朴起台

IPC: G11C7/10 ,  G11C11/4063 ,  G11C11/413 ,  G11C16/06

CPC classification number: G11C7/1057 ,  G11C11/5642 ,  G11C16/00 ,  G11C16/0483 ,  G11C16/26 ,  G11C16/3431 ,  G11C29/021 ,  G11C29/028 ,  G11C29/44

Abstract: 本发明提供了存储器件、存储系统及控制存储器件的读取电压的方法。所述存储器件包括：具有多个存储器单元的存储器单元阵列；以及包括多个页面缓冲器的页面缓冲单元，所述多个页面缓冲器配置为对以不同的读取电压电平分别从所述多个存储器单元中的一些存储器单元中顺序读取的多个数据片段进行存储，并且所述多个页面缓冲器配置为对所述多个数据片段分别执行逻辑操作。所述存储器件还包括计数单元，该计数单元配置为基于所述逻辑操作的结果来对由所述不同的读取电压电平所限定的多个段中的每一段内存在的存储器单元的数量进行计数。

公开(公告)号：CN101521042B

公开(公告)日：2013-11-06

申请号：CN200910008372.8

申请日：2009-02-26

Applicant: 三星电子株式会社

Inventor： 朴起台 ,  李永宅

IPC: G11C16/12

CPC classification number: G11C16/3418

Abstract: 本发明提供了一种用于对非易失性存储设备进行编程的方法。所述方法包括：将第一编程脉冲施加到非易失性存储设备的对应字线；将第二编程脉冲施加到所述字线，其中第二编程脉冲的电压不同于第一编程脉冲的电压；以及将电压施加到连接到字线的每条位线，所述施加到每条位线的电压根据将要编程到对应存储单元的多个比特值、并响应于第一编程脉冲或者第二编程脉冲而彼此不同。

公开(公告)号：CN103151069A

公开(公告)日：2013-06-12

申请号：CN201210520121.X

申请日：2012-12-06

Applicant: 三星电子株式会社

Inventor： 尹翔镛 ,  朴起台 ,  韩真晚

IPC: G11C11/4063 ,  G11C29/42

CPC classification number: G06F11/1068 ,  G06F11/1008 ,  G06F11/1072 ,  G11C29/52

Abstract: 操作存储器系统和非易失性存储器设备的方法包括：对从非易失性存储器设备内的第一（“源”）部分M比特非易失性存储单元中读取的M页数据执行错误检查和纠正（ECC）操作，由此生成M页ECC处理数据，其中M是大于2的正整数。然后，使用例如地址加扰重编程技术，利用M页ECC处理数据来编程非易失性存储器设备内的第二（“目标”）部分M比特非易失性存储单元。