-
公开(公告)号：CN103872058B
公开(公告)日：2018-01-23
申请号：CN201310651672.4
申请日：2013-12-05
Applicant: 精工半导体有限公司
Inventor： 川上亚矢子
IPC: H01L27/11521 , H01L29/423 , H01L29/788
CPC classification number: H01L29/7885 , H01L29/42324
Abstract: 本发明提供非易失性存储电路，其能够维持写入效率并能够防止误写入。将单侧LOCOS偏置结构的非易失性存储晶体管用作非易失性存储元件，并对与上述非易失性存储元件并联连接的两组开关晶体管进行控制，由此，在写入时使非LOCOS偏置侧成为漏极，在读出时使LOCOS偏置侧成为漏极。在稳定状态（虽然接通了电源，但不进行写入或读出的状态）时，不对非易失性存储元件的源极和漏极之间施加电位。
-
公开(公告)号：CN104571243B
公开(公告)日：2018-01-02
申请号：CN201410569284.6
申请日：2014-10-22
Applicant: 精工半导体有限公司
IPC: G05F1/56
Abstract: 提供具有漏电流吸收电路的电压调节器，该漏电流吸收电路能够抑制高温时的输出晶体管的漏电流的影响，而且，能够在常温时实现低耗电化。构成为具有：误差放大电路，其对基准电压电路输出的基准电压与分压电路输出的反馈电压之差放大并输出，来控制输出晶体管的栅极，其中，所述分压电路对输出晶体管输出的输出电压进行分压；以及漏电流吸收电路，其与输出端子连接，在常温时不进行动作，仅在高温时，抑制来自输出晶体管的漏电流的影响。
-
公开(公告)号：CN103715262B
公开(公告)日：2017-12-26
申请号：CN201310449788.X
申请日：2013-09-27
Applicant: 精工半导体有限公司
Inventor： 小林直人
IPC: H01L29/78 , H01L29/423
CPC classification number: H01L29/7827 , H01L29/42372 , H01L29/7813
Abstract: 半导体装置。本发明的目的是提供一种MOS型半导体装置，其具有栅电阻小且面积效率优异的沟槽栅结构。作为解决手段，在具备沟槽栅的晶体管中，在沟槽上设有用于将栅电极和栅配线连接的栅接触孔。在晶体管中，所述沟槽栅形成为格子状，所述晶体管具备多个被所述沟槽栅包围的源区域，其特征在于，所述栅接触孔形成于所述沟槽栅的交叉部。
-
公开(公告)号：CN103208310B
公开(公告)日：2017-12-01
申请号：CN201310009221.0
申请日：2013-01-10
Applicant: 精工半导体有限公司
Inventor： 今井靖
IPC: G11C16/32
Abstract: 本发明提供定时产生电路，其电路规模小、可生成8种定时不同的输出脉冲。利用由3个T触发器构成的二进制计数器，在系统复位时与生成输出脉冲时共用二进制计数器的复位时的2进制状态，从包含复位时的由二进制计数器生成的2进制的8种状态，生成定时不同的8种输出脉冲。在系统复位时，通过延迟针对二进制计数器的复位信号，使二进制计数器复位时的解码电路的输出延迟，所以利用较快的复位信号屏蔽解码电路的输出，由此防止系统复位时的解码电路的输出被反映到输出端子。
-
公开(公告)号：CN104714586B
公开(公告)日：2017-11-28
申请号：CN201410780331.1
申请日：2014-12-17
Applicant: 精工半导体有限公司
IPC: G05F1/56
CPC classification number: H02M1/088 , G05F1/56 , Y10T307/549
Abstract: 本发明提供即便电源电压发生变动也抑制输出电压的变动且稳定动作的稳压器。稳压器具备控制电路，该控制电路的输入端子与输出晶体管的漏极连接，输出端子与误差放大电路连接，当输出电压比既定电压更大地变动时，使误差放大电路中流动提升电流。
-
Patent Agency Ranking
公开(公告)号：CN103794599B
公开(公告)日：2017-11-21
申请号：CN201310499135.2
申请日：2013-10-22
Applicant: 精工半导体有限公司
CPC classification number: H01L29/41758 , H01L23/4824 , H01L27/0251 , H01L2924/0002 , H01L2924/00
Abstract: 半导体装置。本发明提供ESD耐量高的半导体装置。第一过孔（16）用于使焊盘（22）与ESD保护电路的NMOS晶体管的漏极电连接。在焊盘（22）下方，仅在矩形环状的中间层金属膜（17）的一边和与该一边相对的另一边设置有该第一过孔（16）。即，用于与漏极电连接的所有第一过孔（16）大致存在于焊盘（22）的正下方。由此，对焊盘（22）施加的ESD的浪涌电流容易均匀地流向全部漏极。这样，ESD保护电路的NMOS晶体管的各个沟道容易统一地进行动作，半导体装置的ESD耐量变高。
-
公开(公告)号：CN107305402A
公开(公告)日：2017-10-31
申请号：CN201710252170.2
申请日：2017-04-18
Applicant: 精工半导体有限公司
IPC: G05F1/565
Abstract: 本发明提供带隙基准电路以及具有该带隙基准电路的DCDC转换器，能够在降低了耗电的电路中缩短电源接通时的起动时间。带隙基准电路使用运算放大器来生成基准电压，具有：第1电流源，其连接于电源端子与运算放大器的动作电流输入端子之间；第2电流源，其一端与电源端子连接；以及开关，其连接于第2电流源的另一端与运算放大器的动作电流输入端子之间，在电源接通时使开关接通，在基准电压起动后使开关断开。
-
公开(公告)号：CN107305400A
公开(公告)日：2017-10-31
申请号：CN201710255652.3
申请日：2017-04-19
Applicant: 精工半导体有限公司
IPC: G05F1/56
Abstract: 本发明提供基准电压产生电路以及具有该电路的DCDC转换器，能够实现电源接通时的起动时间的缩短和耗电的降低。基准电压产生电路具有：带隙基准电路，其在输出节点生成带隙电压；第1电阻元件和第2电阻元件，它们串联连接于输出节点与接地端子之间；第3电阻元件、第4电阻元件和第1开关，它们串联连接于输出节点与接地端子之间；以及第2开关，其一端与生成基准电压的第1电阻元件和第2电阻元件的连接点连接，另一端与第3电阻元件和第4电阻元件的连接点连接，第1电阻元件和第2电阻元件的电阻值之比与第3电阻元件和第4电阻元件的电阻值之比相等，在电源接通时使第1开关和第2开关接通，在基准电压起动后使第1开关和第2开关断开。
-
公开(公告)号：CN103681577B
公开(公告)日：2017-10-20
申请号：CN201310436876.6
申请日：2013-09-24
Applicant: 精工半导体有限公司
Inventor： 木村纪幸
IPC: H01L23/495 , H01L23/31 , H01L21/60 , H01L21/56
CPC classification number: H01L24/97 , H01L21/4842 , H01L21/561 , H01L21/568 , H01L23/3107 , H01L23/495 , H01L23/49503 , H01L23/49541 , H01L23/49548 , H01L24/33 , H01L24/45 , H01L24/48 , H01L24/85 , H01L24/94 , H01L2224/451 , H01L2224/48091 , H01L2224/48106 , H01L2224/48247 , H01L2224/85005 , H01L2224/85801 , H01L2224/97 , H01L2924/00014 , H01L2924/181 , H01L2224/85 , H01L2224/05599 , H01L2924/00012
Abstract: 本发明提供一种树脂密封型半导体装置，该装置包括搭载于芯片垫部上的半导体元件、其前端部与芯片垫部对置配置的多个引脚部、将半导体元件的电极与引脚部连接的金属细线、将它们部分地密封的密封树脂和从密封树脂露出的芯片垫部的底面部、引脚部的底面部、外侧面部及上侧端部，在露出的引脚部的底面部及上侧端部施加镀敷层。
-
公开(公告)号：CN107229301A
公开(公告)日：2017-10-03
申请号：CN201710160211.5
申请日：2017-03-17
Applicant: 精工半导体有限公司
Inventor： 小林裕二
IPC: G05F1/56
Abstract: 本发明提供一种电压调节器，能够不损害作为调节器的稳定性地进行相位补偿电容的测试，且芯片面积不增加。该电压调节器构成为：在相位补偿电路处具有相位补偿电容测试电路，在外部输出电压调整端子处具有负电压检测电路，通过对外部输出电压调整端子施加负电压，起动相位补偿电容测试电路，通过测量相位补偿电容的放电时间或放电电流，对相位补偿电容的合格与否进行测试。
-
-
-
-
-
-
-
-
-
Search Results
283
records
(took 0.256 seconds)
