Invention Grant
- Patent Title: 非易失性存储电路
-
Application No.: CN201310651672.4Application Date: 2013-12-05
-
Publication No.: CN103872058BPublication Date: 2018-01-23
- Inventor: 川上亚矢子
- Applicant: 精工半导体有限公司
- Applicant Address: 日本千叶县
- Assignee: 精工半导体有限公司
- Current Assignee: 艾普凌科有限公司
- Current Assignee Address: 日本千叶县
- Agency: 北京三友知识产权代理有限公司
- Agent 李辉; 黄纶伟
- Priority: 2012-269760 2012.12.10 JP
- Main IPC: H01L27/11521
- IPC: H01L27/11521 ; H01L29/423 ; H01L29/788

Abstract:
本发明提供非易失性存储电路,其能够维持写入效率并能够防止误写入。将单侧LOCOS偏置结构的非易失性存储晶体管用作非易失性存储元件,并对与上述非易失性存储元件并联连接的两组开关晶体管进行控制,由此,在写入时使非LOCOS偏置侧成为漏极,在读出时使LOCOS偏置侧成为漏极。在稳定状态(虽然接通了电源,但不进行写入或读出的状态)时,不对非易失性存储元件的源极和漏极之间施加电位。
Public/Granted literature
- CN103872058A 非易失性存储电路 Public/Granted day:2014-06-18
Information query
IPC分类: