公开(公告)号：CN1202764A

公开(公告)日：1998-12-23

申请号：CN98101926.9

申请日：1998-05-18

Applicant: 日本电气株式会社

Inventor： 俣野达哉

IPC: H03K17/687

CPC classification number: H03K17/102 ,  H03K3/356113

Abstract: 本发明提供一种带有输入部分和驱动器部分的电平转换器电路,其中位于驱动器部分且被连接到输出端的一个驱动器场效应管的栅极直接被位于输入部分且其栅极连接到输入端上的输入部分场效应管所驱动,这样可以使得这种新型的电平转换器电路能以高速度进行逻辑电平转换操作。

公开(公告)号：CN1156349A

公开(公告)日：1997-08-06

申请号：CN96119214.3

申请日：1996-11-21

Applicant: 索尼公司

Inventor： 桥口昭彦

IPC: H03K5/06

CPC classification number: H03K3/356113 ,  H03K19/01855

Abstract: 在通过触发器输入输出信号的电平转换电路中，在保持状态期间触发器将其输出设置在高阻抗状态，通过增加这样一个电路，当触发器的输出处于高阻抗状态时，该电路将输出电压设置到一个预定的电势电平，于是减小了漏电流和避免了时钟的时带，其结果是电平转换电路能够稳定地工作。

公开(公告)号：CN104954007B

公开(公告)日：2019-06-18

申请号：CN201510131370.3

申请日：2015-03-24

Applicant: 拉碧斯半导体株式会社

Inventor： 岩佐洋助

IPC: H03K19/0175 ,  H03K17/22

CPC classification number: H03K19/00315 ,  H03K3/356113 ,  H03K19/0016 ,  H03K19/0185

Abstract: 本发明提供一种能够防止电平移位器的输出成为不稳定状态，并且切断漏电电流的半导体电路、半导体装置以及电位供给电路。半导体电路具备电平移位器、判定电路、以及偏置电路。偏置电路与复位信号porn相应地供给偏置电压bias。判定电路的PMOS晶体管与复位信号porn相应地导通/截止，PMOS晶体管与偏置电压bias相应地导通/截止。判定电路的NMOS晶体管与电源电压LV相应地导通/截止。PMOS晶体管与NMOS晶体管间的电位作为控制信号node1被供给至HV系电路。HV系电路的PMOS晶体管以及NMOS晶体管被与控制信号node1相应地控制导通/截止。

公开(公告)号：CN108141206A

公开(公告)日：2018-06-08

申请号：CN201680055703.1

申请日：2016-09-02

Applicant: 英特尔公司

Inventor： D·H·莫里斯 ,  U·E·阿维齐 ,  I·A·杨

IPC: H03K3/356 ,  H03K19/00

CPC classification number: H03K3/356113 ,  H01L29/66977 ,  H03K3/012 ,  H03K3/35625

Abstract: 描述了一种装置，所述装置包括：第一p型隧穿场效应晶体管(TFET)；第一n型TFET，所述第一n型TFET与所述第一p型TFET串联耦合；第一节点，所述第一节点耦合至所述第一p型和n型TFET的栅极端子；第一时钟节点，所述第一时钟节点耦合至所述第一TFET的源极端子，所述第一时钟节点用于提供第一时钟；以及第二时钟节点，所述第二时钟节点耦合至所述第二TFET的源极端子，所述第二时钟节点用于提供第二时钟。

公开(公告)号：CN103166625B

公开(公告)日：2017-11-21

申请号：CN201110462926.9

申请日：2011-12-16

Applicant: 恩智浦美国有限公司

Inventor： 王猛

IPC: H03K19/0175

CPC classification number: H03K3/356113

Abstract: 本发明涉及一种电平移位器，其包括：被供以第一电压的锁存器，分别与锁存器的第一、第二支路串联连接的第一和第二开关元件与第一和第二偏置元件的第一和第二串联连接体。第三和第四开关元件分别与第一和第二串联连接体并联连接。处于与第一电压不同的电压的输入信号，在该输入信号状态改变后的转变期期间一一路或另一路的方式激活第三或第四开关元件，以改变锁存器的状态，并且在转变期后的稳定期期间，将第三或第四开关元件去激活并激活第一或第二开关元件以维持锁存器的状态。转变期被缩短，并且降低了电流消耗和传输延迟时间。

公开(公告)号：CN107222196A

公开(公告)日：2017-09-29

申请号：CN201710129271.0

申请日：2017-03-06

Applicant: 瑞萨电子株式会社

Inventor： 高柳浩二

IPC: H03K19/0185

CPC classification number: H03K3/356113 ,  H03K3/356182 ,  H03K17/102 ,  H03K19/00315 ,  H03K19/018557

Abstract: 本公开涉及一种半导体器件，其中，当输出高幅度的信号时，可以施加超过耐受电压的漏极‑源极电压。根据本发明的半导体器件包括电平位移电路，其根据低幅度逻辑信号的输入来输出高幅度。电平位移电路包括串联耦合电路、耦合至第一电源的第一栅极控制电路、耦合至电位高于第一电源的电位的第二电源的第二栅极控制电路以及布置在第一栅极控制电路与串联耦合电路之间的电位转换电路。电位转换电路向串联耦合电路的N沟道MOS晶体管的栅极提供第一电平电位，其低于第一电源的电位且高于参考电源的电位。

公开(公告)号：CN103814366B

公开(公告)日：2017-06-16

申请号：CN201280045551.9

申请日：2012-09-24

Applicant: 高通股份有限公司

Inventor： 贝克·S·穆罕默德 ,  保罗·D·巴塞特 ,  马丁·圣劳伦特

IPC: G06F13/40 ,  H03K19/003

CPC classification number: G06F13/4077 ,  G06F13/4072 ,  G06F13/4291 ,  H03K3/356069 ,  H03K3/356113 ,  H03K5/15 ,  Y02D10/14 ,  Y02D10/151

Abstract: 一种装置包含耦合到多个总线线路的多个驱动器电路。所述多个驱动器电路中的第一驱动器电路耦合到所述多个总线线路中的第一总线线路。所述第一驱动器电路包含偏斜反相器、电平移位器、锁存器及感测放大器中的一者，其经配置以产生输出信号，所述输出信号响应于输入信号的第一数字值转变而在第一延迟之后从高转变到低，且响应于所述输入信号的第二数字值转变而在第二延迟之后从低转变到高。所述第一延迟不同于所述第二延迟，其差异量足以减小与经由所述第一总线线路及经由物理上紧密接近所述第一总线线路的第二总线线路传输信号有关的功率。

公开(公告)号：CN106664081A

公开(公告)日：2017-05-10

申请号：CN201580033265.4

申请日：2015-05-29

Applicant: 耶鲁大学

Inventor： 孙啸 ,  马佐平

IPC: H03K17/06

CPC classification number: H03K19/01714 ,  H03K3/356113 ,  H03K19/094

Abstract: 本披露的示例性实施例涉及一种自举模块以及利用所述自举模块补偿弱高情况的逻辑电路。所述自举模块可以使用具有与在所述逻辑电路中所利用的晶体管的沟道类型相同的单沟道类型的晶体管来实现，从而使得可以实现真正单极性电路，同时解决这种单极性电路的弱高问题。

公开(公告)号：CN102820880B

公开(公告)日：2017-03-01

申请号：CN201210187303.X

申请日：2012-06-07

Applicant: 美格纳半导体有限公司

Inventor： 金亨奎 ,  金镇旭 ,  崔培根

IPC: H03K19/0185

CPC classification number: H03K3/356113

Abstract: 本申请公开了电平移位器。本电平移位器包括：第一电平移位器部，利用多个晶体管，将外部输入信号变换为预先设定的第一电压范围并予以输出；以及第二电平移位器部，利用多个晶体管，将所述第一电平移位器部的输出电压变换为预先设定的第二电压范围并予以输出，所述第二电压范围的上位阈值电压高于所述第一电压范围的上位阈值电压、所述第二电压范围的下位阈值电压高于所述第一电压范围的下位阈值电压，所述第一电平移位器部的多个晶体管和所述第二电平移位器部的多个晶体管中的每一个晶体管的栅极和源极之间的电压差在6V以下。

公开(公告)号：CN103368555B

公开(公告)日：2016-12-28

申请号：CN201310084472.5

申请日：2013-03-15

Applicant: 联发科技股份有限公司

Inventor： 江振锋

IPC: H03K19/0175

CPC classification number: H03L5/00 ,  H03K3/356113 ,  H03K19/0185

Abstract: 本发明提供一种电平转换器电路。所述电平转换器电路，包括电平转换器单元以及第一控制单元。电平转换器单元包括用以接收具有既定电平的输入信号的输入节点、用以输出具有所需电平的输出信号的输出节点以及用以输出与输出信号反相的反相输出信号的反相输出节点。第一控制单元耦接至电平转换器单元，并且包括耦接于反相输出节点以及用以接收第一控制信号的第一控制节点之间的第一晶体管，与耦接于用以接收输入信号的输入节点与接地点之间的第二晶体管。本发明所提供的电平转换器，利用控制晶体管串的启动及停用，上述由于电平转换器的输入晶体管的弱驱动力等问题都可以被解决。