-
公开(公告)号：CN104012000B
公开(公告)日：2017-03-08
申请号：CN201280063914.1
申请日：2012-10-23
Applicant: 天工方案公司
Inventor： D.S.里普利
CPC classification number: H03K19/018521 , H03F1/0205 , H03F1/0222 , H03F3/189 , H03F3/19 , H03F3/193 , H03F3/195 , H03F3/211 , H03F3/213 , H03F3/24 , H03F2200/451 , H03F2203/21106 , H03G3/3036 , H03K3/356069 , H03K17/22 , H03L5/00 , H03L5/02 , H04B1/40 , H04B2001/0408
Abstract: 根据一些实施例，本公开涉及双模式控制接口，其可被用于在单个数字控制接口硬模中提供射频前端(RFFE)串行接口和通用目的输入/输出(GPIO)接口两者。在特定的实施例中，双模式控制接口或数字控制接口可以与功率放大器通信。此外，双模式控制接口可被用于设置功率放大器的模式。
-
公开(公告)号：CN103814366B
公开(公告)日：2017-06-16
申请号：CN201280045551.9
申请日：2012-09-24
Applicant: 高通股份有限公司
IPC: G06F13/40 , H03K19/003
CPC classification number: G06F13/4077 , G06F13/4072 , G06F13/4291 , H03K3/356069 , H03K3/356113 , H03K5/15 , Y02D10/14 , Y02D10/151
Abstract: 一种装置包含耦合到多个总线线路的多个驱动器电路。所述多个驱动器电路中的第一驱动器电路耦合到所述多个总线线路中的第一总线线路。所述第一驱动器电路包含偏斜反相器、电平移位器、锁存器及感测放大器中的一者，其经配置以产生输出信号，所述输出信号响应于输入信号的第一数字值转变而在第一延迟之后从高转变到低，且响应于所述输入信号的第二数字值转变而在第二延迟之后从低转变到高。所述第一延迟不同于所述第二延迟，其差异量足以减小与经由所述第一总线线路及经由物理上紧密接近所述第一总线线路的第二总线线路传输信号有关的功率。
-
Patent Agency Ranking
公开(公告)号：CN104012000A
公开(公告)日：2014-08-27
申请号：CN201280063914.1
申请日：2012-10-23
Applicant: 天工方案公司
Inventor： D.S.里普利
CPC classification number: H03K19/018521 , H03F1/0205 , H03F1/0222 , H03F3/189 , H03F3/19 , H03F3/193 , H03F3/195 , H03F3/211 , H03F3/213 , H03F3/24 , H03F2200/451 , H03F2203/21106 , H03G3/3036 , H03K3/356069 , H03K17/22 , H03L5/00 , H03L5/02 , H04B1/40 , H04B2001/0408
Abstract: 根据一些实施例，本公开涉及双模式控制接口，其可被用于在单个数字控制接口硬模中提供射频前端(RFFE)串行接口和通用目的输入/输出(GPIO)接口两者。在特定的实施例中，双模式控制接口或数字控制接口可以与功率放大器通信。此外，双模式控制接口可被用于设置功率放大器的模式。
-
公开(公告)号：CN103814366A
公开(公告)日：2014-05-21
申请号：CN201280045551.9
申请日：2012-09-24
Applicant: 高通股份有限公司
IPC: G06F13/40 , H03K19/003
CPC classification number: G06F13/4077 , G06F13/4072 , G06F13/4291 , H03K3/356069 , H03K3/356113 , H03K5/15 , Y02D10/14 , Y02D10/151
Abstract: 一种装置包含耦合到多个总线线路的多个驱动器电路。所述多个驱动器电路中的第一驱动器电路耦合到所述多个总线线路中的第一总线线路。所述第一驱动器电路包含偏斜反相器、电平移位器、锁存器及感测放大器中的一者，其经配置以产生输出信号，所述输出信号响应于输入信号的第一数字值转变而在第一延迟之后从高转变到低，且响应于所述输入信号的第二数字值转变而在第二延迟之后从低转变到高。所述第一延迟不同于所述第二延迟，其差异量足以减小与经由所述第一总线线路及经由物理上紧密接近所述第一总线线路的第二总线线路传输信号有关的功率。
-
公开(公告)号：CN103843251B
公开(公告)日：2016-08-24
申请号：CN201280047567.3
申请日：2012-07-27
Applicant: 夏普株式会社
IPC: H03K19/0185
CPC classification number: H03K3/013 , H03K3/356 , H03K3/356069 , H03K19/0013 , H03K19/018507
Abstract: 提供了一种基于噪声的误动作的可能性低，并能低功率动作的电平移位电路。电平移位电路（1）具备：分别将与输入信号Sin同相及反相的信号作为栅极输入的第1及第2 MOSFET （12a、12b）；一端与移位电平电源端相连接，另一端分别与第1及第2 MOSFET的各漏极相连接的第1及第2电阻元件（13a、13b），所述移位电平电源端供给电平移位后的输出信号的高电平侧的输出电压；1对差分输入端分别连接到第1及第2 MOSFET的各漏极的比较器（14）；以及与输入信号的信号电平的上升及下降分别同步来控制经由第1电阻元件流过第1 MOSFET的第1电流的电流量和经由第2电阻元件流过第2 MOSFET的第2电流的电流量的电流控制电路（16）。
-
公开(公告)号：CN105684310A
公开(公告)日：2016-06-15
申请号：CN201480058825.7
申请日：2014-10-29
Applicant: 高通股份有限公司
CPC classification number: H03K3/0375 , H03K3/356034 , H03K3/356069
Abstract: 本公开包括用于对信号进行锁存的电路和方法。在一个实施例中，两个逆变器(204、205与206、207)被配置为对信号进行背靠背锁存。每个逆变器包括被配置在逆变器晶体管的控制端子之间的电容器(C1、C2)。在一个实施例中，该电路是比较器的一部分。第一和第二电压(Vip、Vin)在差分晶体管(201、202)的控制端子上被接收，并且差分输出信号(Out1、Out2)被耦合至两个背靠背逆变器。在一个实施例中，电路被禁用(锁存信号为0)并且逆变器中的晶体管(204、206)的控制端子上的电压被设置为低于诸如电源(Vs)的基准值(Vref)以便提高该电路的速度。
-
公开(公告)号：CN103843251A
公开(公告)日：2014-06-04
申请号：CN201280047567.3
申请日：2012-07-27
Applicant: 夏普株式会社
IPC: H03K19/0185
CPC classification number: H03K3/013 , H03K3/356 , H03K3/356069 , H03K19/0013 , H03K19/018507
Abstract: 本发明提供了一种基于噪声的误动作的可能性低，并能低功率动作的电平移位电路。电平移位电路（1）具备：分别将与输入信号Sin同相及反相的信号作为栅极输入的第1及第2MOSFET（12a、12b）；一端与移位电平电源端相连接，另一端分别与第1及第2MOSFET的各漏极相连接的第1及第2电阻元件（13a、13b），所述移位电平电源端供给电平移位后的输出信号的高电平侧的输出电压；1对差分输入端分别连接到第1及第2MOSFET的各漏极的比较器（14）；以及与输入信号的信号电平的上升及下降分别同步来控制经由第1电阻元件流过第1MOSFET的第1电流的电流量和经由第2电阻元件流过第2MOSFET的第2电流的电流量的电流控制电路（16）。
-
-
-
-
-
-
Search Results
7
records
(took 0.012 seconds)
