-
公开(公告)号：CN103515445A
公开(公告)日：2014-01-15
申请号：CN201210202201.0
申请日：2012-06-15
Applicant: 北京大学
IPC: H01L29/786 , H01L21/336
CPC classification number: H01L29/78603 , H01L29/227 , H01L29/66969 , H01L29/7869
Abstract: 本发明公开了一种薄膜晶体管及其制备方法。本发明在玻璃或者塑料的衬底上制备薄膜晶体管，采用掺铝的氧化锌半导体材料作为透明半导体导电的沟道层，在制备过程中采用独特工艺加入适量的氧气使掺铝的氧化锌呈现出半导体特性，并且显示出高迁移特性，有效的提高了薄膜晶体管的性能。本发明的制备方法步骤简单，制备成本低，对提高薄膜晶体管器件的性能具有积极效果，改善了器件性能，降低了制备成本。同时，氧化锌铝薄膜是环保材料，工艺简单，制备成本低，具有广泛的应用前景。
-
公开(公告)号：CN103500796A
公开(公告)日：2014-01-08
申请号：CN201310478675.2
申请日：2013-10-14
Applicant: 北京大学
IPC: H01L45/00
Abstract: 本发明提供一种基于氧化物的透明阻变随机存储器RRAM，包括三层结构：上电极，阻变层薄膜和下电极，所述上电极的材料为透明导电材料，选自ITO、FTO、ZTO中的一种；所述阻变薄膜材料为ZrO2；所述下电极的材料为透明导电材料，选自ITO、FTO、ZTO中的一种。本发明还提供制备RRAM的方法。本发明采用溶胶凝胶法，实现低成本RRAM的制备，设备和原料投资少；制得的RRAM器件一致性好，可以实现大面积RRAM器件的制备。
-
公开(公告)号：CN103441135A
公开(公告)日：2013-12-11
申请号：CN201310367267.X
申请日：2013-08-21
Applicant: 北京大学
Abstract: 本发明公开了1T1R和1R阻变存储器集成结构及其实现方法，通过在原有的衬底晶体管的漏极和源极同时分别制作具有MIM结构的阻变存储器结构，最后分别在衬底晶体管的漏极和源极的上方依次形成第一层金属前介质、第一层栓塞、第一层金属、第二层层间介质、第二层栓塞、MIM结构层、第三层层间介质、第三层栓塞、第二层金属和钝化层，实现所述衬底晶体管与阻变存储器的串联。本发明将1T1R结构中的阻变存储器和1R结构中的阻变存储器同时制作，工艺条件完全相同，可以减少光刻次数，减少制作成本，同时将1T1R结构和1R结构集成在一起，还能方便这两种结构中阻变存储器特性的比较，有助于研究电流过冲对器件转变特性的影响。
-
公开(公告)号：CN103280526A
公开(公告)日：2013-09-04
申请号：CN201310206768.X
申请日：2013-05-29
Applicant: 北京大学
IPC: H01L45/00
Abstract: 本发明公开了一种忆阻层，包括主要层和辅助层；所述辅助层位于所述主要层的上面；所述主要层的厚度大于辅助层的厚度；所述主要层由具有阻变特性的金属氧化物Ax1Oy1构成；所述辅助层由金属氧化物Bx2Oy2构成；x1、x2、y1、y2为与化学价相关的元素比例。本发明还公开了一种电学特性参数离散性较小的忆阻器。本发明所公开的忆阻层结构简单，性能优越，工艺复杂度低，节约了生产成本。
-
公开(公告)号：CN103022351A
公开(公告)日：2013-04-03
申请号：CN201210587179.6
申请日：2012-12-28
Applicant: 北京大学
Abstract: 本发明公开了基于忆阻器和薄膜晶体管的柔性存储器及多阻态的实现，该柔性存储器包括串联的薄膜晶体管和忆阻器，薄膜晶体管的衬底为柔性衬底。该方法包括如下步骤：在忆阻器件的RESET过程中，对忆阻器件施加栅压，同时在薄膜晶体管的源端施加正偏压，并将忆阻器件的顶电极接地，使忆阻器件反偏进入最高阻态；将栅压依次减小，减小栅压的过程中始终将所述薄膜晶体管的源端接地，使得忆阻器件的顶电极正偏，进入忆阻器件的SET过程得到不同的阻值。本发明通过薄膜晶体管和忆阻器串联方式，解决了忆阻器的多级电阻态控制问题，同时，利用薄膜晶体管的低温工艺特点，可以使基于忆阻器和薄膜晶体管的存储器应用到柔性电子存储电路中。
-
Patent Agency Ranking
公开(公告)号：CN103022350A
公开(公告)日：2013-04-03
申请号：CN201210587167.3
申请日：2012-12-28
Applicant: 北京大学
IPC: H01L45/00
Abstract: 本发明公开了一种忆阻器件，包括衬底层，所述衬底层之上有多层隔离层，每两层隔离层之间包括一层忆阻单元，忆阻单元包括两层可动离子阻挡层和中间的平面电极层；还包括从最上层的隔离层刻蚀至最下层隔离层的顶电极刻蚀槽；所述顶电极刻蚀槽及最上层隔离层的表面覆盖有电解质层；所述顶电极刻蚀槽内设置有顶电极；还包括分别从最上层隔离层表面覆盖的电解质层刻蚀至各忆阻单元的平面电极层而形成的多个底电极。本发明并提供了制备该忆阻器件的制备方法。本发明提出的垂直结构的忆阻器件，简化了三维忆阻器件的工艺，同时采用可动金属离子阻挡层技术，有效解决可动离子污染问题。
-
公开(公告)号：CN102915703A
公开(公告)日：2013-02-06
申请号：CN201210425355.6
申请日：2012-10-30
Applicant: 北京大学
IPC: G09G3/32
Abstract: 本发明公开了一种像素驱动电路及其驱动方法。本发明的像素驱动电路包括：第一晶体管至第四晶体管、存储电容、有机发光二级管OLED、旁路电路、数据线、第N-1扫描线和第N扫描线。本发明采用存储电容的第二端接第一晶体管的源极，以及OLED与旁路电路并联，使得流过OLED的电流完全由数据电压决定，而与第一晶体管的阈值电压无关。本发明在不过多增加晶体管、电容及控制线的数量的同时，使得流经OLED的电流完全依赖于数据线的数据电压，能够精确地实现阈值电压补偿以保持显示亮度的均匀恒定，有利于提高开口率及显示分辨率，并且提高了抑制阈值电压分布不均匀的能力。因此，本发明具有较高的实用价值，有望广泛用于微电子和平板显示产业。
-
公开(公告)号：CN102890910A
公开(公告)日：2013-01-23
申请号：CN201210389785.7
申请日：2012-10-15
Applicant: 北京大学
Abstract: 本发明公开了一种同异步双栅TFT-OLED像素驱动电路及其驱动方法。本发明的像素驱动电路包括：第一晶体管、第二晶体管、存储电容和发光二极管；其中，第一晶体管为同步双栅薄膜晶体管，第二晶体管为异步双栅薄膜晶体管。本发明的像素驱动电路只在传统的2T1C电路的基础上引入一同步双栅结构和异步双栅结构，增加一预充电电压及一条反馈线，既有效增加了存储电容在非选通阶段对数据电压的保持效果，又有效地实现了驱动晶体管的阈值电压补偿，从而确保了显示器发光亮度的均匀性与稳定性。相比于大部分为实现数据保持和阈值补偿而采用的像素驱动电路，节省了晶体管、电容及控制线，大大简化了电路结构，从而提高了开口率和分辨率并降低了实现成本。
-
-
公开(公告)号：CN102130014B
公开(公告)日：2012-11-07
申请号：CN201110001128.6
申请日：2011-01-05
Applicant: 北京大学深圳研究生院
IPC: H01L21/336 , H01L21/20 , H01L21/8238
CPC classification number: H01L21/02488 , H01L21/02592 , H01L29/66795
Abstract: 本发明公开了一种FinFET晶体管制作方法，包括：在衬底上生成一介质条，以介质条为掩膜进行离子注入使其在衬底表面形成非晶层；在衬底上生成覆盖介质条的非晶半导体层，并将其进行热退火处理再结晶成单晶半导体层；对预设计为源漏区域的介质条的两端做相应的处理形成源漏区；在介质条不与源漏区域接触的两侧形成再结晶的半导体侧墙，去除侧墙之间的介质条，形成Fin体；在衬底和Fin体上生成牺牲层，并在Fin体的两侧形成保护侧墙，然后将其进行氧化处理，使Fin体与衬底隔离；去除保护侧墙和牺牲层，形成栅介质层和栅电极。利用该方法制造出的Fin体厚度可根据实际需要控制，尤其适合于对Fin体尺寸要求较高的晶体管的制作。
-
-
-
-
-
-
-
-
-
Search Results
96
records
(took 0.025 seconds)
