-
公开(公告)号：CN106367811B
公开(公告)日：2019-03-05
申请号：CN201610808851.8
申请日：2013-02-14
Applicant: 住友电气工业株式会社
Inventor： 石桥惠二
IPC: H01L21/304 , H01L21/306 , H01L21/3065 , C30B29/36
Abstract: 本发明涉及碳化硅衬底、半导体器件及其制造方法。该碳化硅衬底(1)具有第一主面(1A)和面对第一主面(1A)的第二主面(1B)。包含第一主面(1A)和第二主面(1B)中的至少一个的区域包括单晶碳化硅。在该主面中的一个上，硫原子以60×1010原子/cm2到2000×1010原子/cm2的范围存在，作为杂质的碳原子以3at％到25at％的范围存在。由此，可以提供具有稳定表面的碳化硅衬底、使用该碳化硅衬底的半导体器件及其制造方法。
-
公开(公告)号：CN108281378A
公开(公告)日：2018-07-13
申请号：CN201810174097.6
申请日：2013-09-04
Applicant: 住友电气工业株式会社
IPC: H01L21/762 , B32B7/04
CPC classification number: H01L21/76251 , B32B7/02 , B32B7/04 , B32B7/06 , B32B2307/20 , H01L21/76254 , H01L21/76256 , H01L29/2003 , H01L33/007 , H01L33/0079 , H01L33/025 , H01L2924/0002 , Y10T428/24298 , Y10T428/24322 , Y10T428/24331 , Y10T428/2495 , Y10T428/24975 , Y10T428/26 , Y10T428/265 , Y10T428/31 , H01L2924/00
Abstract: 本发明提供一种III族氮化物复合衬底、半导体器件及它们的制造方法。所述III族氮化物复合衬底具有75mm或更大的直径，包括支撑衬底以及具有10μm或更大且250μm或更小的厚度的III族氮化物膜，所述支撑衬底和所述III族氮化物膜彼此接合，所述III族氮化物膜的厚度的标准偏差st与所述III族氮化物膜的厚度的平均值mt的比值st/mt为0.001或更大且0.2或更小，并且所述III族氮化物膜的主表面和预定面取向的面之间的偏离角的绝对值的标准偏差so与所述偏离角的绝对值的平均值mo的比值so/mo为0.005或更大且0.6或更小。
-
公开(公告)号：CN103608899B
公开(公告)日：2016-03-30
申请号：CN201280030546.0
申请日：2012-08-02
Applicant: 住友电气工业株式会社
Inventor： 石桥惠二
IPC: H01L21/205 , C30B29/36
CPC classification number: H01L21/304 , C30B23/025 , C30B29/36 , C30B33/00 , H01L21/02002 , H01L21/02008 , H01L21/0201 , H01L21/02378 , H01L21/0243 , H01L21/02433 , H01L21/02529 , H01L21/02658 , H01L21/28 , H01L29/045 , H01L29/1608 , H01L29/167 , H01L29/34 , H01L29/36 , H01L29/45 , H01L29/4966 , H01L29/66068 , H01L29/7802 , H01L29/7813 , Y10T428/21
Abstract: 提供了能够实现降低在形成外延膜或半导体元件的步骤中产生的缺陷的概率的衬底、包括该衬底的半导体器件和制造半导体器件的方法。衬底（1）是具有前表面和背表面的衬底（1），其中，前表面的至少一部分由单晶碳化硅构成，衬底具有不大于0.5nm的在前表面处的表面粗糙度Ra的平均值，该表面粗糙度Ra的标准偏差σ不大于0.2nm，不小于0.3nm并且不大于10nm的在背表面处的表面粗糙度Ra的平均值，并且该表面粗糙度Ra的标准偏差σ不大于3nm，以及不小于110mm的前表面的直径。
-
公开(公告)号：CN102484059B
公开(公告)日：2015-09-09
申请号：CN201080040221.1
申请日：2010-11-26
Applicant: 住友电气工业株式会社
IPC: H01L21/304
CPC classification number: H01L21/02024 , C09G1/04
Abstract: 本发明提供一种研磨剂和利用所述试剂制造化合物半导体的方法和制造半导体器件的方法，由此能够有利地保持化合物半导体衬底的表面品质，还能够保持高研磨速率。所述研磨剂为用于GaαIn(1-α)AsβP(1-β)(0≤α≤1；0≤β≤1)化合物半导体的研磨剂，且包含碱金属碳酸盐、碱金属有机酸盐、氯基氧化剂和碱金属磷酸盐，其中所述碱金属碳酸盐和所述碱金属有机酸盐的浓度总和为0.01mol/L～0.02mol/L。所述制造化合物半导体的方法包括：准备GaαIn(1-α)AsβP(1-β)(0≤α≤1；0≤β≤1)化合物半导体的步骤，以及利用上述研磨剂对所述化合物半导体的面进行研磨的步骤。
-
公开(公告)号：CN104641453A
公开(公告)日：2015-05-20
申请号：CN201380046378.9
申请日：2013-09-04
Applicant: 住友电气工业株式会社
IPC: H01L21/02
CPC classification number: H01L21/76251 , B32B7/02 , B32B7/04 , B32B7/06 , B32B2307/20 , H01L21/76254 , H01L21/76256 , H01L29/2003 , H01L33/007 , H01L33/0079 , H01L33/025 , H01L2924/0002 , Y10T428/24298 , Y10T428/24322 , Y10T428/24331 , Y10T428/2495 , Y10T428/24975 , Y10T428/26 , Y10T428/265 , Y10T428/31 , H01L2924/00
Abstract: 提供具有低薄层电阻且以高良率制造的III族氮化物复合衬底及其制造方法，以及采用III族氮化物复合衬底制造III族氮化物半导体器件的方法。III族氮化物复合衬底(1)包括III族氮化物膜(13)以及由化学组成不同于III族氮化物膜(13)的材料形成的支撑衬底(11)。III族氮化物膜(13)以直接方式和间接方式中的一种接合至支撑衬底(11)。III族氮化物膜(13)具有10μm或更大的厚度。III族氮化物膜(13)侧的主表面(13m)的薄层电阻为200Ω/sq或更小。制造III族氮化物复合衬底(1)的方法包括以下步骤：直接或间接地将III族氮化物膜(13)和支撑衬底(11)彼此结合；以及减少彼此结合的III族氮化物膜(13)和/或支撑衬底的厚度。
-
Patent Agency Ranking
公开(公告)号：CN103608899A
公开(公告)日：2014-02-26
申请号：CN201280030546.0
申请日：2012-08-02
Applicant: 住友电气工业株式会社
Inventor： 石桥惠二
IPC: H01L21/205 , C30B29/36
CPC classification number: H01L21/304 , C30B23/025 , C30B29/36 , C30B33/00 , H01L21/02002 , H01L21/02008 , H01L21/0201 , H01L21/02378 , H01L21/0243 , H01L21/02433 , H01L21/02529 , H01L21/02658 , H01L21/28 , H01L29/045 , H01L29/1608 , H01L29/167 , H01L29/34 , H01L29/36 , H01L29/45 , H01L29/4966 , H01L29/66068 , H01L29/7802 , H01L29/7813 , Y10T428/21
Abstract: 提供了能够实现降低在形成外延膜或半导体元件的步骤中产生的缺陷的概率的衬底、包括该衬底的半导体器件和制造半导体器件的方法。衬底（1）是具有前表面和背表面的衬底（1），其中，前表面的至少一部分由单晶碳化硅构成，衬底具有不大于0.5nm的在前表面处的表面粗糙度Ra的平均值，该表面粗糙度Ra的标准偏差σ不大于0.2nm，不小于0.3nm并且不大于10nm的在背表面处的表面粗糙度Ra的平均值，并且该表面粗糙度Ra的标准偏差σ不大于3nm，以及不小于110mm的前表面的直径。
-
公开(公告)号：CN102272362B
公开(公告)日：2013-11-20
申请号：CN200980154114.9
申请日：2009-01-19
Applicant: 住友电气工业株式会社
Inventor： 石桥惠二
IPC: C30B29/38
CPC classification number: H01L29/2003 , C30B25/02 , C30B29/403 , C30B29/406
Abstract: 本发明一实施方式涉及的III族氮化物衬底具有表面层。该表面层含有3at.％～25at.％的碳，并且含有5×1010原子/cm2～200×1010原子/cm2的p型金属元素。该III族氮化物衬底成为具有稳定表面的III族氮化物衬底。
-
公开(公告)号：CN101553605B
公开(公告)日：2012-12-12
申请号：CN200780039049.6
申请日：2007-10-09
Applicant: 住友电气工业株式会社
IPC: C30B29/38 , H01L21/205 , H01L21/304 , H01L33/00
CPC classification number: C30B29/403 , C30B29/406 , C30B33/00 , H01L21/02024 , H01L33/16 , H01L33/32
Abstract: 本发明获得一种其上能够形成良好质量外延生长层的III族氮化物衬底，以及一种制造上述衬底的方法。GaN衬底(1)为如下之一：一种III族氮化物衬底，其中每平方厘米表面(3)的酸性物质原子个数为2×1014以下，并且每平方厘米表面(3)的硅原子个数为3×1013以下；一种III族氮化物衬底，其中每平方厘米表面(3)的硅原子个数为3×1013以下，并且表面(3)的浊度为5ppm以下；以及一种III族氮化物衬底，其中每平方厘米表面(3)的酸性物质原子个数为2×1014以下，并且表面(3)的浊度为5ppm以下。
-
公开(公告)号：CN102576787A
公开(公告)日：2012-07-11
申请号：CN201080043216.6
申请日：2010-01-28
Applicant: 住友电气工业株式会社
Inventor： 石桥惠二
IPC: H01L33/32 , C23C16/34 , H01L21/205
CPC classification number: H01L33/325 , C23C16/303 , C30B25/186 , C30B29/403 , H01L21/02389 , H01L21/02433 , H01L21/02439 , H01L21/0254 , H01L21/02658 , H01L24/32 , H01L33/00 , H01L33/12 , H01L33/32 , H01L2224/48091 , H01L2224/48247 , H01L2224/73265 , H01L2924/0002 , H01L2924/12041 , H01L2924/12042 , H01L2924/12044 , H01L2924/00014 , H01L2924/00
Abstract: 在半导体器件100中，通过使前表面10a具有特定的面取向，并且表面层12中存在以S换算为30×1010个/cm2至2000×1010个/cm2的硫化物及以O换算为2原子％至20原子％的氧化物，可以抑制在外延层22与III族氮化物半导体衬底10之间的界面处堆积C。因此，抑制了在外延层22与III族氮化物半导体衬底10之间的界面处形成高电阻率层。因此，可以提高半导体器件100的发光强度。
-
公开(公告)号：CN102272362A
公开(公告)日：2011-12-07
申请号：CN200980154114.9
申请日：2009-01-19
Applicant: 住友电气工业株式会社
Inventor： 石桥惠二
IPC: C30B29/38
CPC classification number: H01L29/2003 , C30B25/02 , C30B29/403 , C30B29/406
Abstract: 本发明一实施方式涉及的III族氮化物衬底具有表面层。该表面层含有3at.％～25at.％的碳，并且含有5×1010原子/cm2～200×1010原子/cm2的p型金属元素。该III族氮化物衬底成为具有稳定表面的III族氮化物衬底。
-
-
-
-
-
-
-
-
-
Search Results
77
records
(took 0.04 seconds)
