-
公开(公告)号：CN101764102B
公开(公告)日：2012-07-11
申请号：CN200910200722.0
申请日：2009-12-24
Applicant: 中国科学院上海微系统与信息技术研究所 , 上海新傲科技股份有限公司
IPC: H01L21/84 , H01L21/768 , H01L21/28
Abstract: 本发明公开了一种具有垂直栅结构的SOI CMOS器件的制作方法，该方法为：由下至上依次生长硅衬底层，埋层氧化层，单晶硅顶层；采用STI工艺在单晶硅顶层位置处形成的有源区进行氧化物隔离；有源区包括NMOS区和PMOS区；在NMOS区和PMOS区中间刻蚀一个窗口，利用热氧化的方法在窗口内侧壁形成NMOS和PMOS栅氧化层；在窗口处淀积多晶硅，填满，掺杂，然后通过化学机械抛光形成垂直栅区；在NMOS和PMOS沟道采用多次离子注入的方式掺杂再快速退火，源漏区则采用离子注入方式重掺杂。本发明工艺简单，制作出的器件占用面积小版图层数少，能够完全避免浮体效应，方便对寄生电阻电容的测试。
-
公开(公告)号：CN101916727B
公开(公告)日：2012-05-09
申请号：CN201010220370.8
申请日：2010-07-06
Applicant: 中国科学院上海微系统与信息技术研究所
IPC: H01L21/336 , H01L21/331 , H01L21/316
CPC classification number: H01L29/7824 , H01L29/0653 , H01L29/0886 , H01L29/42368 , H01L29/66681
Abstract: 本发明提供的SOI高压功率器件的制备方法，其首先在SOI基板表面的部分区域形成第一氧化层，再去除所述第一氧化层以便形成凹陷区，然后在凹陷区形成第二氧化层，以便使第二氧化层的表面与SOI基板表面保持平齐，再在已形成第二氧化层的结构上进行包括光刻、掺杂在内的处理以分别形成作为高压功率器件漏极和源极的P型区域和N型区域、以及作为栅极的栅极区域，随后在已形成P型区域和N型区域的结构的漂移区上方淀积第三氧化层，使第三氧化层和第二氧化层的厚度之和与SOI基板中的氧化夹层的厚度接近一致，最后再生成分别与P型区域、N型区域及栅极区域相接触的各金属子区域，由此形成耐高压的高压功率器件。
-
公开(公告)号：CN101764136B
公开(公告)日：2011-11-16
申请号：CN200910200719.9
申请日：2009-12-24
Applicant: 中国科学院上海微系统与信息技术研究所 , 上海新傲科技股份有限公司
IPC: H01L27/12 , H01L23/528 , H01L29/423
Abstract: 本发明公开了一种可调节垂直栅SOI CMOS器件沟道电流的叉指型结构，其由多个垂直栅SOI CMOS器件并列排布而成，其中相邻的垂直栅SOI CMOS器件的PMOS区与PMOS区相邻，NMOS区与NMOS区相邻；所有垂直栅SOICMOS器件的源区位于同一侧，漏区位于另一侧；所有垂直栅SOI CMOS器件的栅极从侧面引出形成叉指栅极。相邻的PMOS区共用一个体电极，相邻的NMOS区共用一个体电极，所有体电极并行相连形成叉指体电极。所有源区引出的源极并行连接形成叉指源极；所有漏区引出的漏极并行连接形成叉指漏极。本发明将多个CMOS器件的栅极通过叉指型拓扑结构并联起来，相当于提高了垂直栅SOI CMOS器件的等效栅宽，可以起到调节其沟道电流的目的。
-
公开(公告)号：CN101950757A
公开(公告)日：2011-01-19
申请号：CN201010225685.1
申请日：2010-07-13
Applicant: 中国科学院上海微系统与信息技术研究所
Abstract: 本发明介绍了一种基于SOI衬底生长的可进行高温处理的高介电常数材料栅结构及其制备方法。该栅结构的制备与现有CMOS工艺中高温处理步骤相兼容。首先通过O2等离子体对SOI表面进行预处理，同时SOI衬底表面将形成一层超薄的SiO2界面层，接着在这层超薄的SiO2上利用原子层沉积(ALD)方式生长一层超薄的氮化铝(AlN)，这层AlN将有效隔离高介电常数层中的杂质元素与SOI顶层硅之间的扩散，以及阻止下方SiO2层在后期热处理过程中的再生长。接着在AlN上沉积一层含铝的高介电常数复合薄膜，该含铝的高介电常数复合薄膜可在较高退火温度下仍保持非晶特性。最后在复合薄膜上再沉积一层用来阻挡电极杂质向高介电常数材料扩散的超薄Al2O3膜层，并溅射生长金属电极。
-
公开(公告)号：CN101916780A
公开(公告)日：2010-12-15
申请号：CN201010234287.6
申请日：2010-07-22
Applicant: 中国科学院上海微系统与信息技术研究所 , 上海新傲科技股份有限公司
IPC: H01L29/78 , H01L29/06 , H01L21/336
CPC classification number: H01L29/7824 , H01L29/0634
Abstract: 本发明公开了一种具有多层超结结构的LDMOS器件，该器件的有源区包括：栅区、位于栅区两侧的源区和漏区、位于栅区之下的体区、位于体区与漏区之间的多层超结结构；所述多层超结结构包括由下至上依次排列的至少两层超结结构，每层超结结构由横向交替排列的n型柱区和p型柱区组成，优选地，上下层超结结构的n型柱区和p型柱区交错排列。该器件的多层超结结构能够进一步提高p/n型柱区间的接触面积，同时该结构的制作方法不会带来显著的副作用，这样能够保证器件的抗击穿能力比传统的超结LDMOS更高，并且该多层超结结构还具有很好的扩展性。
-
Patent Agency Ranking
公开(公告)号：CN100342549C
公开(公告)日：2007-10-10
申请号：CN200310108977.7
申请日：2004-02-20
Applicant: 中国科学院上海微系统与信息技术研究所
IPC: H01L29/78 , H01L27/12 , H01L21/336 , H01L21/84
Abstract: 本发明提出了一种局部绝缘体上的硅(partial SOI)制作功率器件，一种横向扩散金属氧化物半导体晶体管(LDMOS)的结构及实现方法。这种局部SOI LDMOS器件的结构特征在于源端远离沟道区的下方无埋氧，有利于散热；源端和沟道区下方的埋氧是连续的而且具有同一厚度；漏端的埋氧与沟道区埋氧虽然连续，但是具有不同的厚度。这种结构克服了常规SOI器件的自热效应，而且提高了器件的击穿电压，降低了源漏电容，提高了器件的频率特性。
-
公开(公告)号：CN119000745A
公开(公告)日：2024-11-22
申请号：CN202410941473.5
申请日：2024-07-15
Applicant: 中国科学院上海微系统与信息技术研究所
IPC: G01N23/20 , G01N23/20008 , G01N23/04 , G01N23/046 , G01N23/00 , G01B15/00
Abstract: 本发明涉及一种基于同步辐射衍射的晶圆缺陷三维表征装置和方法，其中，装置包括：晶圆载盘，用于放置待测晶圆；同步辐射光源，用于产生同步辐射光；双晶单色器，用于对所述同步辐射光进行单色化处理，并使得处理后的光束穿过狭缝照射到所述待测晶圆；X射线二维成像探测器，置于所述待测晶圆的出射衍射光的光路上，用于对所述出射衍射光进行扫描，得到待测晶圆的衍射图像；数据处理模块，用于对所述X射线二维成像探测器采集的多张待测晶圆的衍射图像进行叠加，形成三维图像得到不同深度的晶圆表面缺陷分布信息。本发明能有效区分缺陷所在深度及三维分布。
-
公开(公告)号：CN118737869A
公开(公告)日：2024-10-01
申请号：CN202410714688.3
申请日：2024-06-04
Applicant: 中国科学院上海微系统与信息技术研究所
IPC: H01L21/66
Abstract: 本发明提供一种硅片缺陷态检测方法及缺陷态检测样品，方法包括：提供预设位置上表面设置第一肖特基接触电极和第二肖特基接触电极构成肖特基器件的待检测样品；测量肖特基器件的电导‑电压特性曲线；不同频率下电导变化最大的扫描电压为特征电压；在特征电压下频率扫描得到电导‑频率响应特性曲线，其电导突变峰对应频率为特征频率，特征频率对应预设位置的缺陷类型。本发明通过在硅片正面设置双肖特基接触电极、背面设置欧姆接触电极，常温下得到深能级缺陷的物理特征，无需对硅片进行变温处理或改变硅片内部结构，测试条件简捷，且可精确得到深能级的原生缺陷类型、浓度、能级位置等关键参数，有利于大尺寸硅片的可靠性测量。
-
公开(公告)号：CN118130905A
公开(公告)日：2024-06-04
申请号：CN202410130175.8
申请日：2024-01-30
Applicant: 中国科学院上海微系统与信息技术研究所
Abstract: 本发明涉及一种半导体外延层电阻率的测量方法，包括以下步骤：获取待测外延片各个外延层的电阻率；根据所述待测外延片第一外延层的电阻率计算所述第一外延层的耗尽区厚度，所述第一外延层为最靠近衬底的外延层；利用所述第一外延层的耗尽区厚度对所述待测外延片各个外延层的电阻率进行修正。本发明能够准确测量与衬底掺杂异型的外延片各外延层的电阻率。
-
公开(公告)号：CN117478111A
公开(公告)日：2024-01-30
申请号：CN202311426523.8
申请日：2023-10-31
Applicant: 中国科学院上海微系统与信息技术研究所
IPC: H03K17/041 , H03K17/687
Abstract: 本发明涉及一种用于氮化镓功率器件的快速驱动电路，包括低速支路和高速支路，所述低速支路和高速支路的输入端均与驱动芯片的输出端相连，输出端均与被控氮化镓功率器件的栅极相连，所述高速支路在开关切换时作为主导支路以实现所述被控氮化镓功率器件的快速开关；所述低速支路在即将进入稳态时作为主导支路以实现所述被控氮化镓功率器件的低栅压振荡。本发明能够同时实现高速开关和低栅压振荡。
-
-
-
-
-
-
-
-
-
Search Results
125
records
(took 0.061 seconds)
