一种单片集成IGBT和FRD的半导体器件

    公开(公告)号:CN102044543B

    公开(公告)日:2013-04-24

    申请号:CN201010557246.0

    申请日:2010-11-22

    Abstract: 本发明涉及一种半导体器件,该半导体器件将IGBT模块封装所需的全部IGBT和FRD芯片集成在一片晶圆上,且IGBT和FRD反并联设置;晶圆的边缘部分为多级场限环区,中间部分为IGBT区和FRD区;IGBT和FRD位于同一N型衬底内,具有多级场限环的终端结构;IGBT由在衬底上依次注入发射极P阱、发射极欧姆接触P+区、横向MOSFEF N+源极区、背部集电极P+区构成;FRD由在硅衬底上注入阳极P阱和阴极N+构成;多级场限环的终端结构由在衬底上注入多个P阱和一个N阱而成。本发明半导体器件不需要切片就能直接进行压接式封装成IGBT模块,并且该压接式封装与传统的功率半导体压接式封装工艺相兼容。

    一种平面栅型IGBT芯片
    52.
    发明公开

    公开(公告)号:CN102969351A

    公开(公告)日:2013-03-13

    申请号:CN201210521043.5

    申请日:2012-12-07

    CPC classification number: H01L29/0649 H01L29/0696 H01L29/7396

    Abstract: 本发明公开了一种平面栅型IGBT芯片,包括:依次排列的集电极金属电极、P+集电极区、N-漂移区、P-基区、P+欧姆接触区、N+源极区、栅氧化层、多晶硅栅和栅极金属电极,以及设置在P+欧姆接触区上方的发射极金属电极。平面栅型IGBT芯片的多晶硅栅采用平面栅结构。平面栅型IGBT芯片还包括第一N型载流子埋层和/或第二N型载流子埋层。第一N型载流子埋层位于P-基区的下方。第二N型载流子埋层位于栅氧化层的下方,P-基区的两侧。本发明优化并降低了IGBT芯片的导通压降与关断损耗的折中关系,实现了更低的功耗,从而提高了IGBT芯片的功率密度,工作结温,以及长期可靠性。

    一种平面栅型IGBT芯片制作方法

    公开(公告)号:CN102969243A

    公开(公告)日:2013-03-13

    申请号:CN201210521271.2

    申请日:2012-12-07

    Abstract: 本发明公开了一种平面栅型IGBT芯片制作方法,先进行正面处理,对半导体衬底进行第二N型载流子埋层的注入、退火;进行第一N型载流子埋层注入窗口刻蚀、注入、退火;对第一N型载流子埋层进行刻蚀;去除半导体衬底表面的氧化层;在第一N型载流子埋层外表面进行绝缘材料沉积,对沉积绝缘材料进行光刻与刻蚀,形成介质埋层;完成余下的正面处理工艺;再进行背面处理,将背面部分减薄至所需厚度;N缓冲层区注入、掺杂与推进、退火;P+集电极区注入、掺杂与推进、退火;制作集电极金属电极。本发明降低了IGBT芯片的导通压降,优化了与关断损耗的折中关系,实现了更低的功耗,从而提高了IGBT芯片的功率密度、工作结温和可靠性。

    一种沟槽栅型IGBT芯片制作方法

    公开(公告)号:CN102945804A

    公开(公告)日:2013-02-27

    申请号:CN201210520702.3

    申请日:2012-12-07

    Abstract: 本发明公开了一种沟槽栅型IGBT芯片制作方法,选取两块N型半导体衬底,将其中第一块进行氧化或沉积,在衬底的硅表面形成包括氧化硅或氮氧化物在内的绝缘材料;对衬底表面的绝缘材料进行光刻与刻蚀,形成介质埋层;对第二块N型半导体衬底进行光刻与刻蚀,形成与介质埋层凹凸面相吻合的图形;将介质埋层与图形进行凹凸面对接,在高温下将两块衬底键合成一块;根据耐压要求和加工余量,分别对两块衬底进行减薄处理,将介质埋层控制在设计深度,形成芯片制作中间体;完成沟槽栅型IGBT芯片的制作过程。本发明降低了芯片的导通压降,优化了与关断损耗的折中关系,实现了更低的功耗,从而提高了IGBT芯片的功率密度、工作结温和可靠性。

    一种功率器件的防爆方法及装置

    公开(公告)号:CN1937243B

    公开(公告)日:2010-08-11

    申请号:CN200610032427.5

    申请日:2006-10-19

    Abstract: 一种功率器件的防爆方法及装置,在现有的绝缘壳体大功率晶闸管结构基础上,在绝缘壳体内设置一防爆装置,由防爆装置通过吸收、减缓能量的方式,当管壳内发生爆炸时,吸收爆炸所产生的能量,减少爆炸气体对绝缘壳体的冲击,并减缓爆炸所产生的热量迅速向绝缘壳体的传递,从而到达防爆的目的。防爆装置设置在绝缘壳体与半导体基片之间的封闭腔体内,防爆装置为一弹性吸能缓冲装置。所述的防爆装置可以是一种弹性体材料构成的吸能结构(如橡胶圈结构),也可以是弹性橡胶气囊形式的装置,还可以是一种弹性机械吸能装置。

    电子束蒸发装置
    57.
    发明公开

    公开(公告)号:CN101748369A

    公开(公告)日:2010-06-23

    申请号:CN200910247045.8

    申请日:2009-12-25

    Abstract: 本发明公开了一种电子束蒸发装置,包括铜坩埚,在所述铜坩埚内设有由耐热材料制成的坩埚衬,该坩埚衬与所述铜坩埚之间留有间隙。优选地,所述坩埚衬是由石墨或氮化硼制成。与现有技术相比,本发明的电子束蒸发装置由于在铜坩埚设置了耐热材料制成的坩埚衬,并且在坩埚衬与铜坩埚之间留有间隙,可极大地降低了坩埚衬与铜坩埚之间的导热率,因此可以有效避免坩埚衬的热量通过铜坩埚传导到磁铁和线圈而对电子束的发射产生不良影响;同时由于热传导损失很小,用较小的电子束功率即可以维持较高的蒸发率,而且坩埚衬内的铝源融化均匀,可以有效避免溅铝事故发生。

    铝杂质源转移扩散方法

    公开(公告)号:CN101275284B

    公开(公告)日:2010-06-02

    申请号:CN200810000171.9

    申请日:2008-01-02

    Abstract: 本发明公开了一种铝杂质源转移扩散方法。该方法提供真空扩散炉和一个带有塞子的半封闭扩散管,先以纯铝源对硅陪片和扩散管内壁进行饱和扩散掺杂,然后以饱和扩散掺杂后的硅陪片和扩散管内壁对试验芯片进行t1时间的扩散掺杂,测量试验芯片的薄层电阻,根据经验公式计算出正式芯片扩散所需时间t2,最后以饱和扩散掺杂后的硅陪片和扩散管内壁按照t2时间对正式芯片进行精确控制的扩散掺杂。因此可以降低生产成本、消除使用氢气的安全隐患,提供均匀、稳定和可控的芯片表面掺杂浓度。

    大面积硅片的旋转腐蚀系统和方法

    公开(公告)号:CN101275287A

    公开(公告)日:2008-10-01

    申请号:CN200810000172.3

    申请日:2008-01-02

    Abstract: 本发明公开了一种大面积硅片的旋转腐蚀系统及方法,包括自转腐蚀夹具、公转机械臂、腐蚀槽、去离子水清洗槽、鼓气泡搅拌装置、冷凝和温控装置;所述腐蚀夹具安装于机械臂上并在转动电机的带动下做匀速自转,腐蚀槽装有化学腐蚀液,鼓气泡搅拌装置位于槽底,冷凝管和温控热电偶装于腐蚀槽的侧壁,去离子水清洗槽位于腐蚀槽的旁边;腐蚀硅片时,机械臂带动自转的夹具浸入腐蚀槽的化学腐蚀液内,同时机械臂做匀速公转,腐蚀结束后,机械臂带动自转的夹具浸入去离子水槽内进行清洗;严格控制腐蚀液的温度,并通过搅拌装置使腐蚀液各处充分混合,因此可以保证腐蚀液浓度、温度都基本均匀,使硅片表面各处腐蚀速率一致,提高硅片腐蚀的均匀性。

    一种逆导IGBT的制备方法

    公开(公告)号:CN105261564B

    公开(公告)日:2018-05-29

    申请号:CN201510740775.7

    申请日:2015-11-04

    Abstract: 本发明公开了一种逆导IGBT的制备方法,属于半导体功率器件技术领域,解决了传统的制备方法工艺难度大,生产效率低的技术问题。该方法包括:在衬底内形成第一导电类型的缓冲层;通过构图工艺在所述衬底背面形成掺有第一导电类型离子的第一电介质图形和掺有第二导电类型离子的第二电介质图形;对所述衬底正面进行处理,形成逆导IGBT正面结构,在形成正面结构的热处理过程中,所述缓冲层在所述衬底中完成推进,所述第一电介质图形中的第一导电类型离子扩散入所述衬底中形成第一导电类型区域,所述第二电介质图形中的第二导电类型离子扩散入所述衬底中形成第二导电类型区域;在所述衬底背面形成金属层。

Patent Agency Ranking