一种绝缘栅双极晶体管及其制备方法

    公开(公告)号:CN105225948A

    公开(公告)日:2016-01-06

    申请号:CN201510760569.2

    申请日:2015-11-10

    Abstract: 本申请公开了一种绝缘栅双极晶体管及其制备方法,其中,所述绝缘栅双极晶体管包括:第一掺杂类型的半导体衬底;位于所述半导体衬底正面内部的第二掺杂类型的阱区;位于所述阱区朝向所述半导体衬底背面一侧,且载流子浓度大于所述半导体衬底的载流子存储层;位于所述阱区中心的沟槽;位于所述沟槽两侧,且位于所述阱区内部的第一掺杂类型的发射区;位于所述沟槽两侧,且位于所述半导体衬底表面的栅极;覆盖所述栅极和沟槽表面的发射极;位于所述半导体衬底背面内部的第二掺杂类型的集区;位于所述集区背离所述半导体衬底一侧的集电极。所述绝缘栅双极晶体管具有低导通压降,并且其生产成本较低。

    一种逆导IGBT的制备方法

    公开(公告)号:CN105244273B

    公开(公告)日:2018-10-26

    申请号:CN201510741226.1

    申请日:2015-11-04

    Inventor: 罗海辉 肖海波

    Abstract: 本发明公开了一种逆导IGBT的制备方法,属于半导体功率器件技术领域,解决了传统的制备方法工艺难度大,生产效率低的技术问题。该方法包括:形成位于衬底内的第一导电类型的缓冲层、位于所述衬底背面的掺有第二导电类型离子的第一电介质层图形和覆盖在所述第一电介质层图形上的掺有第一导电类型离子的第二电介质层;在所述衬底正面形成所述逆导IGBT正面结构,形成所述正面结构的过程中包括:热处理过程,所述热处理过程使得所述缓冲层在所述衬底中完成推进,所述第一电介质层图形中的第二导电类型离子扩散入所述衬底中形成第二导电类型区域,所述第二电介质层中的第一导电类型离子扩散入所述衬底中形成第一导电类型区域;在所述衬底背面形成金属层。

    具有缓冲层的半导体器件及其制作方法

    公开(公告)号:CN104992969B

    公开(公告)日:2018-05-01

    申请号:CN201510410797.7

    申请日:2015-07-14

    Abstract: 本发明公开了一种具有缓冲层的半导体器件及其制作方法,半导体器件包括:位于半导体器件正面的正面结构,以及位于半导体器件背面的背面结构,背面结构进一步包括P+集区,以及位于P+集区之上的N型缓冲层。P+集区和N型缓冲层均采用在半导体器件背面利用低温PECVD工艺直接成膜的薄膜结构。P+集区和N型缓冲层进一步采用低温PECVD工艺的沉积薄膜结构。薄膜进一步采用非晶硅、微晶硅、掺碳非晶硅或硅锗中的任意一种或几种。本发明具有缓冲层的半导体器件及其制作方法能够在不采用离子注入设备及退火工艺的基础上,有效降低半导体器件成本和硅片背面工艺的热预算,并可根据薄膜材料类型的不同调节硅片背面的载流子注入和抽取速率。

    一种绝缘栅双极晶体管及其制备方法

    公开(公告)号:CN105226091A

    公开(公告)日:2016-01-06

    申请号:CN201510760653.4

    申请日:2015-11-10

    Inventor: 肖海波 罗海辉

    Abstract: 本申请公开了一种绝缘栅双极晶体管及其制备方法,其中,所述绝缘栅双极晶体管包括:第一掺杂类型的硅衬底;位于所述硅衬底正面的正面结构;位于所述硅衬底背面的集区,所述集区包括并列设置于所述硅衬底背面的第一掺杂集区和第二掺杂集区;位于所述集区背离所述硅衬底一侧的集电极;所述第一掺杂集区的禁带宽度高于所述硅衬底的禁带宽度,所述第二掺杂集区的禁带宽度低于所述硅衬底的禁带宽度。在所述绝缘栅双极晶体管工作时,载流子更容易通过第一掺杂集区流向所述发射极,从而降低所述绝缘栅双极晶体管的导通压降;而当所述绝缘栅双极晶体管关断时,载流子更容易通过第二掺杂集区流向所述集电极,从而缩短所述绝缘栅双极晶体管的关断时间。

    一种绝缘栅双极晶体管及其制备方法

    公开(公告)号:CN105226091B

    公开(公告)日:2018-08-07

    申请号:CN201510760653.4

    申请日:2015-11-10

    Inventor: 肖海波 罗海辉

    Abstract: 本申请公开了一种绝缘栅双极晶体管及其制备方法,其中,所述绝缘栅双极晶体管包括:第一掺杂类型的硅衬底;位于所述硅衬底正面的正面结构;位于所述硅衬底背面的集区,所述集区包括并列设置于所述硅衬底背面的第一掺杂集区和第二掺杂集区;位于所述集区背离所述硅衬底一侧的集电极;所述第一掺杂集区的禁带宽度高于所述硅衬底的禁带宽度,所述第二掺杂集区的禁带宽度低于所述硅衬底的禁带宽度。在所述绝缘栅双极晶体管工作时,载流子更容易通过第一掺杂集区流向所述发射极,从而降低所述绝缘栅双极晶体管的导通压降;而当所述绝缘栅双极晶体管关断时,载流子更容易通过第二掺杂集区流向所述集电极,从而缩短所述绝缘栅双极晶体管的关断时间。

    一种逆导IGBT的制备方法

    公开(公告)号:CN105261564B

    公开(公告)日:2018-05-29

    申请号:CN201510740775.7

    申请日:2015-11-04

    Abstract: 本发明公开了一种逆导IGBT的制备方法,属于半导体功率器件技术领域,解决了传统的制备方法工艺难度大,生产效率低的技术问题。该方法包括:在衬底内形成第一导电类型的缓冲层;通过构图工艺在所述衬底背面形成掺有第一导电类型离子的第一电介质图形和掺有第二导电类型离子的第二电介质图形;对所述衬底正面进行处理,形成逆导IGBT正面结构,在形成正面结构的热处理过程中,所述缓冲层在所述衬底中完成推进,所述第一电介质图形中的第一导电类型离子扩散入所述衬底中形成第一导电类型区域,所述第二电介质图形中的第二导电类型离子扩散入所述衬底中形成第二导电类型区域;在所述衬底背面形成金属层。

    一种绝缘栅双极晶体管及其制备方法

    公开(公告)号:CN105225948B

    公开(公告)日:2018-05-18

    申请号:CN201510760569.2

    申请日:2015-11-10

    Abstract: 本申请公开了一种绝缘栅双极晶体管及其制备方法,其中,所述绝缘栅双极晶体管包括:第一掺杂类型的半导体衬底;位于所述半导体衬底正面内部的第二掺杂类型的阱区;位于所述阱区朝向所述半导体衬底背面一侧,且载流子浓度大于所述半导体衬底的载流子存储层;位于所述阱区中心的沟槽;位于所述沟槽两侧,且位于所述阱区内部的第一掺杂类型的发射区;位于所述沟槽两侧,且位于所述半导体衬底表面的栅极;覆盖所述栅极和沟槽表面的发射极;位于所述半导体衬底背面内部的第二掺杂类型的集区;位于所述集区背离所述半导体衬底一侧的集电极。所述绝缘栅双极晶体管具有低导通压降,并且其生产成本较低。

    一种逆导IGBT的制备方法

    公开(公告)号:CN105244273A

    公开(公告)日:2016-01-13

    申请号:CN201510741226.1

    申请日:2015-11-04

    Inventor: 罗海辉 肖海波

    Abstract: 本发明公开了一种逆导IGBT的制备方法,属于半导体功率器件技术领域,解决了传统的制备方法工艺难度大,生产效率低的技术问题。该方法包括:形成位于衬底内的第一导电类型的缓冲层、位于所述衬底背面的掺有第二导电类型离子的第一电介质层图形和覆盖在所述第一电介质层图形上的掺有第一导电类型离子的第二电介质层;在所述衬底正面形成所述逆导IGBT正面结构,形成所述正面结构的过程中包括:热处理过程,所述热处理过程使得所述缓冲层在所述衬底中完成推进,所述第一电介质层图形中的第二导电类型离子扩散入所述衬底中形成第二导电类型区域,所述第二电介质层中的第一导电类型离子扩散入所述衬底中形成第一导电类型区域;在所述衬底背面形成金属层。

    基于IGBT的分步淀积半绝缘多晶硅方法及IGBT终端结构

    公开(公告)号:CN105390396B

    公开(公告)日:2018-06-08

    申请号:CN201510711308.1

    申请日:2015-10-27

    Abstract: 本发明提供一种基于IGBT的分步淀积半绝缘多晶硅方法及IGBT终端结构,其中,方法包括:在第一导电类型衬底顶部淀积第一半绝缘多晶硅薄膜层,第一半绝缘多晶硅薄膜层在第一温度下进行淀积;在第一半绝缘多晶硅薄膜层上淀积第二半绝缘多晶硅薄膜层,第二半绝缘多晶硅薄膜层在第二温度下进行淀积,其中,第一温度大于第二温度。本发明通过首先在第一温度下形成第一半绝缘多晶硅薄膜层,然后在比第一温度低的第二温度下形成第二半绝缘多晶硅薄膜层,使第二半绝缘多晶硅薄膜层中的晶粒比第一半绝缘多晶硅薄膜层中的晶粒小,从而提高电阻率,降低IGBT器件的漏电流,使IGBT器件的耐压性能稳定,可靠性增强。

Patent Agency Ranking