公开(公告)号：CN1770449A

公开(公告)日：2006-05-10

申请号：CN200510098691.4

申请日：2005-09-09

Applicant: 台湾积体电路制造股份有限公司

Inventor： 刘继文 ,  江国庆 ,  曾鸿辉 ,  章勋明

IPC: H01L27/02 ,  H01L23/532

CPC classification number: H01L27/12 ,  G02F1/13452 ,  H01L27/0629 ,  H01L27/105 ,  H01L27/1052

Abstract: 本发明是有关于一种半导体芯片，至少包含形成在半导体基板上的一快速元件、形成在半导体基板上的一高压金氧半导体，以及利用具有低介电常数的一内连线隔离结构，位于快速元件及高压金氧半导体上。当使用低介电质材料做为连线隔离材料时，可以降低电阻－电容延迟，亦能有效提升元件整体的效能。

公开(公告)号：CN1744330A

公开(公告)日：2006-03-08

申请号：CN200510093451.5

申请日：2005-08-30

Applicant: 台湾积体电路制造股份有限公司

Inventor： 刘继文 ,  江国庆 ,  曾鸿辉 ,  朱文定

IPC: H01L29/788

CPC classification number: H01L21/28194 ,  H01L21/28202 ,  H01L27/115 ,  H01L29/42324 ,  H01L29/517 ,  H01L29/518

Abstract: 一种半导体元件，包含在基板中形成源极与漏极。在基板上的源极与漏极之间形成穿隧式介电质。浮动栅极位于该穿隧式介电质上，且此浮动栅极的能隙低于硅的能隙。

公开(公告)号：CN1244261C

公开(公告)日：2006-03-01

申请号：CN02131612.0

申请日：2002-09-11

Applicant: 台湾积体电路制造股份有限公司

Inventor： 刘继文 ,  王英郎

IPC: H05K3/00 ,  H05K3/06 ,  H05K1/00 ,  H01L21/3205

Abstract: 本发明涉及一种防止镶嵌式铜金属受损的结构及其方法，所述的方法包括下列步骤：提供一基底，该基底顶层为一绝缘层，在该绝缘层上具有至少一开口，在该绝缘层上顺应性形成一第一阻障层，在该第一阻障层上全面性形成一铜金属层，以该第一阻障层表面为终点，进行一化学机械研磨制程，以平坦化该铜金属层，实施一选择性蚀刻制程在该平坦化的铜金属层，使该铜金属层表面相对低于该绝缘层表面与该第一阻障层的顶部表面，而形成一凹处，在该凹处内形成一第二阻障层，使该铜金属层完全密封在该第一阻障层和该第二阻障层之内。本发明将铜金属完全密封于阻障层之内，可避免铜金属直接曝露在潮湿空气中或是因接触酸性气体而产生的氧化现象，且亦可用于防止因退火制程后，铜金属在引洞中的凸起现象。

公开(公告)号：CN107316809B

公开(公告)日：2021-03-16

申请号：CN201611263876.0

申请日：2016-12-30

Applicant: 台湾积体电路制造股份有限公司

Inventor： 黄一晨 ,  许一如 ,  陈光鑫 ,  刘继文 ,  巫勇贤 ,  陈庆育

IPC: H01L21/28 ,  H01L29/423 ,  H01L29/78 ,  H01L21/336

Abstract: 本发明描述了半导体器件及其制造方法。在衬底上形成第一氧化铪(HfO2)层。在第一氧化铪层上方形成钛(Ti)层。在钛层上方形成第二氧化铪层。热退火复合器件结构以产生具有插入在第一氧化铪层和第二氧化铪层之间的氧化铪钛(HfxTi1‑xO2)层的高k介电结构。本发明的实施例还涉及高K介电结构及其制造方法。

公开(公告)号：CN107527801B

公开(公告)日：2020-05-15

申请号：CN201710456366.3

申请日：2017-06-16

Applicant: 台湾积体电路制造股份有限公司

Inventor： 李东颖 ,  叶致锴 ,  叶震亚 ,  邱远鸿 ,  刘继文 ,  杨育佳

IPC: H01L21/28 ,  H01L21/336 ,  H01L29/417 ,  H01L29/78

Abstract: 本发明的实施例公开了一种半导体器件以及形成半导体器件的方法。牺牲薄膜用于图案化对半导体结构的接触件，例如对晶体管的源极/漏极区的接触件。接触件可以包括沿平行于栅电极的轴线的锥形轮廓，以使在接触件远离源极/漏极区延伸时接触件的最外侧宽度减小。

公开(公告)号：CN107039280B

公开(公告)日：2020-05-12

申请号：CN201611264430.X

申请日：2016-12-30

Applicant: 台湾积体电路制造股份有限公司 ,  刘致为

Inventor： 樊圣亭 ,  陈品翔 ,  刘致为 ,  刘继文

IPC: H01L21/336 ,  H01L29/78 ,  H01L29/10

Abstract: 本发明公开一种半导体装置及其制造方法。在本发明实施例中，使用一拓扑绝缘体形成通道和源/漏极区两者，其中上述通道具有一第一厚度，使上述拓扑绝缘体具有一半导体材料的性质。并且上述源/漏极区具有一第二厚度，使上述拓扑绝缘体具有一导电材料的性质。本发明可以通过调整半导体装置材料的厚度，进而改变半导体装置材料的导电性质。

公开(公告)号：CN107017252B

公开(公告)日：2020-01-10

申请号：CN201610916350.1

申请日：2016-10-21

Applicant: 台湾积体电路制造股份有限公司

Inventor： 彭成毅 ,  叶凌彦 ,  刘继文 ,  张智胜 ,  杨育佳

IPC: H01L27/088 ,  H01L29/10 ,  H01L21/8234

Abstract: 本发明实施例提供了一种半导体结构。该半导体结构包括鳍有源区域，形成在半导体衬底上并且横跨在第一浅沟槽隔离(STI)部件的第一侧壁和第二STI部件的第二侧壁之间；第一导电类型的抗穿通(APT)部件；以及第一导电类型的沟道材料层，设置在APT部件上并且具有小于第一掺杂浓度的第二掺杂浓度。APT部件形成在鳍有源区域上、横跨在第一侧壁和第二侧壁之间并且具有第一掺杂浓度。

公开(公告)号：CN106571340B

公开(公告)日：2020-01-10

申请号：CN201610621501.0

申请日：2016-08-01

Applicant: 台湾积体电路制造股份有限公司

Inventor： 彭成毅 ,  江宏礼 ,  杨玉麟 ,  叶致锴 ,  杨育佳 ,  刘继文

IPC: H01L21/8238 ,  H01L27/092

Abstract: 本发明提供了晶体管结构和晶体管结构的形成方法。晶体管结构包括第一外延材料和第二外延材料的交替层。在一些实施例中，对于一个n‑型或p‑型晶体管，可以去除第一外延材料或第二外延材料。可以去除第一外延材料和第二外延材料的最下的层，并且可以使第一外延材料或第二外延材料的侧壁缩进或凹进。本发明的实施例还涉及应变纳米线CMOS器件和形成方法。

公开(公告)号：CN106252410B

公开(公告)日：2019-11-15

申请号：CN201610116599.4

申请日：2016-03-02

Applicant: 台湾积体电路制造股份有限公司

Inventor： 江国诚 ,  蔡庆威 ,  刘继文 ,  梁英強

IPC: H01L29/78 ,  H01L21/336 ,  H01L29/423 ,  H01L21/28

Abstract: 本发明的实施例描述了包括具有间隙或空隙的栅极间隔件的器件和结构以及形成这种器件和结构的方法。根据一些实施例，该结构包括衬底、位于衬底上方的栅极堆叠件、位于衬底上方的接触件以及横向设置在栅极堆叠件与接触件之间的间隔件。间隔件包括第一电介质侧壁部分和第二电介质侧壁部分。空隙设置在第一电介质侧壁部分与第二电介质侧壁部分之间。

公开(公告)号：CN105895693B

公开(公告)日：2019-07-16

申请号：CN201510492749.7

申请日：2015-08-12

Applicant: 台湾积体电路制造股份有限公司

Inventor： 江国诚 ,  蔡庆威 ,  刘继文 ,  王志豪 ,  梁英強

IPC: H01L29/78 ,  H01L29/417 ,  H01L21/28 ,  H01L21/336

Abstract: 一种器件包括：延伸至半导体衬底内的隔离区，其中，位于隔离区的相对部分之间的衬底带具有第一宽度。源极/漏极区具有覆盖衬底带的部分，其中，源极/漏极区的上部具有比第一宽度更大的第二宽度。源极/漏极区的上部具有基本垂直侧壁。源极/漏极硅化物区具有接触源极/漏极区的垂直侧壁的内侧壁。本发明实施例涉及具有包裹环绕的硅化物的FinFET及其形成方法。